fpga+mpu+mcu 文章進入fpga+mpu+mcu技術(shù)社區(qū)

FPGA研發(fā)之道(11)-設(shè)計不是湊波形(一)FIFO(上)

　　FIFO是FPGA內(nèi)部一種常用的資源，可以通過FPGA廠家的的IP生成工具生成相應(yīng)的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫的時鐘是否為同一時鐘，如使用一個時鐘則為同步FIFO，讀寫時鐘分開則為異步FIFO。一般來說，較大的FIFO可以選擇使用內(nèi)部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。　　一般來說，F(xiàn)IFO的主要信號包括：　　實際使用中，可編程滿的信號(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過寫深度(即寫入
關(guān)鍵字： FPGA FIFO RAM

如何用MCU設(shè)計可穿戴電子產(chǎn)品

　　“可穿戴”設(shè)備是指人體可穿戴的微型電子產(chǎn)品，通常與現(xiàn)有配飾(如手表)集成或者取而代之。在物聯(lián)網(wǎng)技術(shù)的支持下，該細分市場正迅猛發(fā)展，因此對于更小型化、更直觀的設(shè)備的需求也在快速提升。目前，智能手表、智能眼鏡以及體育與健身活動跟蹤器等體現(xiàn)出這一發(fā)展趨勢。除了消費類市場之外，醫(yī)療行業(yè)也對身體狀況與功能的監(jiān)控設(shè)備有著更高的需求。　　可穿戴設(shè)備中最重要的電子組件就是微控制器(MCU)。由于這些MCU不但需要尺寸小，而且還需要執(zhí)行更多功能，因此，集成成為了另一大要素。我們將會在本文中探
關(guān)鍵字：可穿戴設(shè)備 MCU PWM

解析FPGA低功耗設(shè)計

　　在項目設(shè)計初期，基于硬件電源模塊的設(shè)計考慮，對FPGA設(shè)計中的功耗估計是必不可少的。筆者經(jīng)歷過一個項目，整個系統(tǒng)的功耗達到了100w,而單片F(xiàn)PGA的功耗估計得到為20w左右，有點過高了，功耗過高則會造成發(fā)熱量增大，溫度高最常見的問題就是系統(tǒng)重啟，另外對FPGA內(nèi)部的時序也不利，導(dǎo)致可靠性下降。其它硬件電路的功耗是固定的，只有FPGA的功耗有優(yōu)化的余地，因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設(shè)計。筆者項目經(jīng)歷尚淺，還是第一次正視功耗這碼事兒，由于項目時間比較緊，而且xilinx方
關(guān)鍵字： FPGA 低功耗 RTL

設(shè)計超低功耗的嵌入式應(yīng)用：如何降低電池功耗

　　考慮到我們今天所生活的時代，嵌入式系統(tǒng)的便攜性是十分關(guān)鍵的設(shè)計考慮因素。便攜式系統(tǒng)通常用電池供電，而電池使用壽命取決于系統(tǒng)的功耗。在提倡“綠色環(huán)?！庇媱澋慕裉?，即便是市電供電的應(yīng)用也要把功耗作為一項重要的產(chǎn)品選擇標準。　　便攜式設(shè)備通常分為使用充電電池供電的設(shè)備和使用非充電電池供電的設(shè)備。如果應(yīng)用使用的是非充電電池，那么電池使用壽命將是至關(guān)重要的規(guī)范要求。對于任何應(yīng)用而言，電池使用壽命取決于：　　●所用電池的可用電荷量　　●應(yīng)用的平均電流消耗　　使用充電電池的應(yīng)
關(guān)鍵字：嵌入式 MCU 數(shù)字時鐘

集成FRAM MCU優(yōu)勢幾多？讓MSP430FR4x/FR2x告訴你！

　　物聯(lián)網(wǎng)時代的到來加速了我們生活的智能化速度。智能化，通常意味著單片機系統(tǒng)需要控制更多的傳感器、采集更多的數(shù)據(jù)，從而帶來電池系統(tǒng)如何能夠保證供電壽命，以及讀寫數(shù)據(jù)的存儲器件壽命是否符合要求的挑戰(zhàn)。為此，幾年前，德州儀器開創(chuàng)性地將超低功耗鐵電存儲器(FRAM)集成到MSP430當中，解決了單片機在智能化生活中節(jié)能、可靠性性等問題，給開發(fā)人員帶來更多靈活性。　　如今，MSP430鐵電家族系列再添新?。篗SP430FR4x/FR2x MCU，以及一款可在占有極小內(nèi)存下提供所有非易失性FRAM優(yōu)勢的新
關(guān)鍵字：物聯(lián)網(wǎng) 智能化 MSP430FR FR4x/FR2x MCU FRAM

基于FPGA的報文數(shù)據(jù)分析模塊的設(shè)計

　　摘要：網(wǎng)絡(luò)報文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過對整個通信過程的記錄可以為事故分析及運行維護提供依據(jù)。本文提出了一種基于FPGA技術(shù)、結(jié)合相關(guān)通信協(xié)議的報文數(shù)據(jù)分析系統(tǒng)的設(shè)計方案，實現(xiàn)了報文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過仿真運行驗證了系統(tǒng)良好的處理能力。　　引言　　隨著計算機技術(shù)、通信技術(shù)及網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，基于這三種核心技術(shù)的自動化智能裝置在電網(wǎng)控制中的作用越來越突出。其中以交換式以太網(wǎng)和光纖光纜實現(xiàn)的網(wǎng)絡(luò)通信系統(tǒng)已經(jīng)逐漸成為變電站的重要單元。　　如何記錄、分析某個智能單
關(guān)鍵字： FPGA 以太網(wǎng) IEC61850 PHY CPU MAC 201411

基于DaVinci?平臺的網(wǎng)絡(luò)視頻解碼系統(tǒng)分析與設(shè)計

　　摘要：隨著視頻壓縮技術(shù)的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進行傳輸，一個百兆網(wǎng)口可以傳輸多達10多路的IP視頻信號。目前的服務(wù)器單純依靠CPU進行軟解碼已經(jīng)顯得非常吃力[1];匹配高性能的服務(wù)器或者配置多臺服務(wù)器卻有存在高成本的壓力。針對這些現(xiàn)狀，本文設(shè)計了一個基于TI的DaVinci?平臺的網(wǎng)絡(luò)視頻解碼系統(tǒng)。驗證結(jié)果顯示，采樣該網(wǎng)絡(luò)視頻解碼系統(tǒng)，可以使得單臺服務(wù)器增加上百路的IP視頻解碼，同時不影響服務(wù)器的其它性能，性能可靠且成本有很大優(yōu)勢。　　1 TI 8
關(guān)鍵字： DaVinci IP視頻 CPU Linux FPGA 201411

基于LVDS的高速圖像數(shù)據(jù)存儲器的設(shè)計與實現(xiàn)

　　采集數(shù)據(jù)的有效傳輸和存儲轉(zhuǎn)發(fā)技術(shù)的發(fā)展保證了數(shù)字圖像在現(xiàn)實中廣泛應(yīng)用。如今，從多媒體通信領(lǐng)域的遠程教育、圖像監(jiān)視到醫(yī)學(xué)上的遠程會診，都和數(shù)據(jù)的有效傳輸及存儲轉(zhuǎn)發(fā)技術(shù)息息相關(guān)。在國防工業(yè)領(lǐng)域，圖像數(shù)據(jù)的采集存儲和連續(xù)有效轉(zhuǎn)發(fā)也起著巨大的作用，航空遙感圖像和衛(wèi)星遙感圖像的處理加工，電視制導(dǎo)中數(shù)據(jù)視頻圖像的傳輸，都離不開圖像傳輸存儲技術(shù)。本文設(shè)計的基于Flash的高速大容量固態(tài)數(shù)據(jù)存儲器，采用了基于LVDS的數(shù)據(jù)傳輸方式傳輸兩路高速圖像數(shù)據(jù)，實現(xiàn)圖像數(shù)據(jù)的高速實時存儲。不僅具有處理速度快、設(shè)計靈活性高等特點
關(guān)鍵字： LVDS 數(shù)據(jù)存儲器 FPGA

多聲源情境下的三維定位與分離系統(tǒng)的設(shè)計實現(xiàn)

　　項目背景及可行性分析　　項目名稱、項目的主要內(nèi)容及目前的進展情況　　項目主要內(nèi)容：聲音分離的研究在聲音通信、聲學(xué)目標檢測等方面都有著重要的理論和實用價值;聲源分離技術(shù)在機器聽覺、安保監(jiān)控、軍事等領(lǐng)域具有特別的應(yīng)用。目前，嘈雜背景下，單聲源定位與增強，已有所應(yīng)用;但多聲源情景下的定位與分離，由于算法和硬件復(fù)雜，還很少走向應(yīng)用。本項目通過構(gòu)建麥克風(fēng)陣列信號采集硬件，實現(xiàn)FPGA聲音分離算法，以完成兩個或兩個以上聲源的三維定位和分離，利用FPGA的并行性，以達到實時性的目標。項目難點在于，制作信號采
關(guān)鍵字： FPGA NE5532 AD73360

基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計(二)

　　7.1.3 虹膜外邊緣的確定　　(1) 虹膜外邊緣的特征分析　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點是：較相對與虹膜內(nèi)邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說，虹膜內(nèi)部灰度趨近于一致這個事實，在參考文獻[8]中，介紹的環(huán)量積分算子應(yīng)該式是一種有效的方法。　　即：　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實現(xiàn)虹膜外邊緣的檢測　　如上分析，虹膜環(huán)量積分算子是檢測虹膜外邊緣的一種有效手段，為了克服虹膜紋理對環(huán)量線
關(guān)鍵字： FPGA 虹膜識別 CMOS

基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計(一)

　　項目信息　　1.項目名稱：基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計　　2.應(yīng)用領(lǐng)域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設(shè)計摘要：　　基于虹膜的生物識別技術(shù)是一種最新的識別技術(shù)，通過一定的虹膜識別算法，可以達到十分優(yōu)異的準確性。隨著虹膜識別技術(shù)的發(fā)展，它的應(yīng)用領(lǐng)域越來越寬，不僅在高度機密場所應(yīng)用，并逐步推廣到機場、銀行、金融、公安、出入境口岸、安全、網(wǎng)絡(luò)、電子商務(wù)等場合。在研究了虹膜識別算法，即預(yù)處理、特征提取和匹配的基礎(chǔ)上，我們設(shè)計了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統(tǒng)。本系
關(guān)鍵字： FPGA 虹膜識別 CMOS

基于SoC FPGA進行工業(yè)設(shè)計及電機控制

　　引言　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個因素，其中包括：性能、工程變更的成本、上市時間、人員的技能、重用現(xiàn)有IP/程序庫的可能性、現(xiàn)場升級的成本，以及低功耗和低成本。　　工業(yè)市場的近期發(fā)展推動了對具有高集成度、高性能、低功耗FPGA器件的需求。設(shè)計人員更喜歡網(wǎng)絡(luò)通信而不是點對點通信，這意味著可能需要額外的控制器用于通信，進而間接增加了BOM成本、電路板尺寸和相關(guān)NRE(一次性工程費用)成本。　　總體擁有成本用于分析和估計購置的壽命周期成本，它是所有與設(shè)計相關(guān)的直接和間接成本的擴展集，包括工
關(guān)鍵字： FPGA SoC 永磁同步電機

FPGA研發(fā)之道(10)架構(gòu)設(shè)計漫談(五)數(shù)字電路的靈魂-流水線

　　流水線，最早為人熟知，起源于十九世紀初的福特汽車工廠，富有遠見的福特，改變了那種人圍著汽車轉(zhuǎn)、負責(zé)各個環(huán)節(jié)的生產(chǎn)模式，轉(zhuǎn)變成了流動的汽車組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車。這種改變，不但提升了效率，更是拉開了工業(yè)時代大生產(chǎn)的序幕。　　如今，這種模式常常應(yīng)用于數(shù)字電路的設(shè)計之中，與現(xiàn)在流驅(qū)動的FPGA架構(gòu)不謀而合。舉例來說：某設(shè)計輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構(gòu)如下所示：　　 ? 　　每個模塊只
關(guān)鍵字： FPGA 架構(gòu)設(shè)計流水線

FPGA研發(fā)之道(9)架構(gòu)設(shè)計漫談(四)并行與復(fù)用

　　FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個很重要的方式。　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡單，但是設(shè)計上卻是相當復(fù)雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結(jié)構(gòu)如下圖所示：　　 ? 　　上圖中：前端處理單元負責(zé)將進入數(shù)據(jù)信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據(jù)所需的性能計算得
關(guān)鍵字： FPGA 架構(gòu)設(shè)計并行

FPGA研發(fā)之道(8)架構(gòu)設(shè)計漫談(三)時鐘和復(fù)位

　　接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時鐘和復(fù)位。　　時鐘：根據(jù)時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; 　　(1)邏輯時鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計和優(yōu)化的結(jié)果，從經(jīng)驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據(jù)各系列的先后性能會有所提升，但不是革命性的。　　(2)接口時鐘，異步信號的時序一般也是通過FPGA片內(nèi)同步邏輯產(chǎn)生，一般
關(guān)鍵字： FPGA 架構(gòu)設(shè)計復(fù)位