色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+mpu+mcu

          基于遺傳算法的組合邏輯電路設(shè)計的FPGA實現(xiàn)

          • 摘要:基于遺傳算法的組合邏輯電路的自動設(shè)計,依據(jù)給出的真值表,利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機(jī)制約,因
          • 關(guān)鍵字: FPGA  算法  電路設(shè)計  組合邏輯    

          基于ARM和FPGA的靶場破片測速系統(tǒng)的設(shè)計

          • 破片速度是戰(zhàn)斗部爆炸效能*估的一個重要參數(shù)。傳統(tǒng)的靶場破片測速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場采集標(biāo)靶的試驗波形,試驗完成后再交由計算機(jī)進(jìn)行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日
          • 關(guān)鍵字: FPGA  ARM  靶場破片測速  系統(tǒng)    

          Altera發(fā)布最新版Quartus II開發(fā)軟件

          • Altera公司(Nasdaq: ALTR)日前發(fā)布業(yè)界成熟可靠的最新版Quartus? II開發(fā)軟件——對于FPGA設(shè)計,性能和效能在業(yè)界首屈一指的軟件。Quartus II軟件12.0版進(jìn)一步提高了用戶的效能和性能優(yōu)勢,例如,對于高性能28-nm設(shè)計,編譯時間縮短了4倍。其他更新包括擴(kuò)展28-nm器件支持,初次支持Altera SoC FPGA,增強(qiáng)Qsys系統(tǒng)集成和DSP Builder工具,以及經(jīng)過改進(jìn)的知識產(chǎn)權(quán)(IP)內(nèi)核等。
          • 關(guān)鍵字: Altera  FPGA  Quartus  

          Xilinx攜手科通啟動Zynq-7000 EPP全國6地巡回專題研討會

          • 自賽靈思Zynq?-7000 EPP系列平臺發(fā)布以來,其強(qiáng)大靈活的處理能力便受到廣大嵌入式工程師的矚目,為了早日將這一創(chuàng)新產(chǎn)品引入本土設(shè)計,科通集團(tuán)現(xiàn)正式宣布聯(lián)手All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)聯(lián)合宣布將在全國六大城市舉辦“2012年賽靈思&科通全球首款可擴(kuò)展處理平臺—Zynq?-7000系列專題研討會”。6月 19日該研討會將從武漢拉開帷幕,之后覆蓋上海、北京、成都、深圳、廣州。
          • 關(guān)鍵字: 賽靈思  FPGA  Zynq-7000  

          基于FPGA實現(xiàn)DSP與Rapid IO網(wǎng)絡(luò)互聯(lián)系統(tǒng)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  Rapid網(wǎng)絡(luò)  

          基于FPGA設(shè)計DSP的實踐與改進(jìn)設(shè)計

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  matlab  Simulink環(huán)境  

          基于C語言在FPGA上實現(xiàn)DSP的解決方案

          • 基于C語言在FPGA上實現(xiàn)DSP的解決方案,硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù),因為它可以提供比基于PC或者單片機(jī)的解決方法快上10-100倍的運算量。以前,對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢,而如今基于C語言的方法可以讓
          • 關(guān)鍵字: DSP  解決方案  實現(xiàn)  FPGA  語言  基于  

          解析基于FPGA的智能控制器設(shè)計及測試方法

          • 1引言隨著市場需求的增長,超大規(guī)模集成電路的集成度和工藝水平不斷提高,在一個芯片上完成系統(tǒng)級的...
          • 關(guān)鍵字: FPGA  VHDL  仿真測試  智能控制器  

          使用LabVIEW FPGA模塊設(shè)計IP核

          • 對于利用LabVIEW FPGA實現(xiàn)RIO目標(biāo)平臺上的定制硬件的工程師與開發(fā)人員,他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊?;谝呀?jīng)驗證的設(shè)計進(jìn)行代碼模塊開發(fā),將使現(xiàn)有IP在未來應(yīng)
          • 關(guān)鍵字: LabVIEW  FPGA  IP核  模塊設(shè)計    

          并聯(lián)式設(shè)計!解析本田IMA混合動力系統(tǒng)

          基于FPGA的ISA總線/MMи總線數(shù)據(jù)轉(zhuǎn)換電路設(shè)計

          • 摘要:某型導(dǎo)彈測試設(shè)備控制總線為通用的ISA總線,而通信接口總線為非標(biāo)準(zhǔn)的MMи總線。在此以FPGA為核心設(shè)計了一種ISA總線/MMи總線轉(zhuǎn)換電路,該電路可以完成2種制式的數(shù)據(jù)和控制指令轉(zhuǎn)換。給出了轉(zhuǎn)換電路原理框圖、
          • 關(guān)鍵字: FPGA  ISA  總線  數(shù)據(jù)轉(zhuǎn)換    

          單片機(jī)基礎(chǔ)3:MCU--51 CPU和存儲器

          • 單片機(jī)8051的CPU由運算器和控制器組成。一、運算器運算器以完成二進(jìn)制的算術(shù)/邏輯運算部件ALU為核心,再加上暫存器TMP、累加器ACC、寄存器B、程序狀態(tài)標(biāo)志寄存器PSW及布爾處理器。累加器ACC是一個八位寄存器,它是CP
          • 關(guān)鍵字: 存儲器  CPU  MCU--51  基礎(chǔ)  單片機(jī)  

          采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

          • 采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真,針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復(fù)用芯征,本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計的新型設(shè)計方法及其FPGA實現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計的電路
          • 關(guān)鍵字: 設(shè)計  FPGA  仿真  系統(tǒng)  SDH  VHDL  復(fù)用器  采用  

          基于FPGA+DSP的HDLC(高級數(shù)據(jù)鏈路控制)功能實現(xiàn)

          • 基于FPGA+DSP的HDLC(高級數(shù)據(jù)鏈路控制)功能實現(xiàn),引言  HDLC的ASIC芯片使用簡易,功能針對性強(qiáng),性能可靠,適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多,ASIC芯片出于專用性的目的難以通用于不同版本,缺乏應(yīng)用靈活性。有的芯片公司還有自己的標(biāo)
          • 關(guān)鍵字: 鏈路  控制  功能  實現(xiàn)  數(shù)據(jù)  高級  FPGA  DSP  HDLC  基于  

          采用混合信號FPGA的功率管理解決方案

          • 采用混合信號FPGA的功率管理解決方案, 概述   Actel Fusionreg; 混合信號FPGA能夠?qū)崿F(xiàn)功率管理,包括上電順序、運行時間功率監(jiān)控,以及關(guān)機(jī)控制。此外,愛特公司提供的混合信號功率管理工具(Mixed-Signal Power Manager, MPM)參考設(shè)計,更可在如AFS0
          • 關(guān)鍵字: 管理  解決方案  功率  FPGA  混合  信號  采用  
          共9988條 359/666 |‹ « 357 358 359 360 361 362 363 364 365 366 » ›|

          fpga+mpu+mcu介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
          歡迎您創(chuàng)建該詞條,闡述對fpga+mpu+mcu的理解,并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473