fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區(qū)

網(wǎng)絡(luò)安全宣傳月：與萊迪思一起應(yīng)對不斷變化的網(wǎng)絡(luò)安全環(huán)境

隨著全球互連程度加以及對數(shù)字技術(shù)依賴性的增加，網(wǎng)絡(luò)犯罪也日益猖獗。事實(shí)上，據(jù)《福布斯》報(bào)道，2023年的數(shù)據(jù)泄露事件比2021年增加了72%，而2021年就已經(jīng)創(chuàng)下紀(jì)錄。隨著網(wǎng)絡(luò)威脅變得越來越復(fù)雜和頻繁，企業(yè)必須采取積極主動(dòng)的方法來保護(hù)其系統(tǒng)、數(shù)據(jù)和運(yùn)營。其中一種方法包括實(shí)施網(wǎng)絡(luò)彈性：抵御攻擊、響應(yīng)威脅和從攻擊中恢復(fù)的能力，從而實(shí)現(xiàn)持續(xù)的保護(hù)和最小程度的中斷。每年十月是CISA.gov（網(wǎng)絡(luò)安全和基礎(chǔ)設(shè)施安全局）推出的網(wǎng)絡(luò)安全宣傳月，旨在促進(jìn)網(wǎng)絡(luò)彈性文化的發(fā)展。在萊迪思，我們常年致力于幫助我們的客戶和合作
關(guān)鍵字：網(wǎng)絡(luò)安全萊迪思 FPGA

意法半導(dǎo)體STM32C0系列高能效微控制器性能大幅提升

現(xiàn)在，STM32 開發(fā)人員可以在 STM32C0微控制器(MCU)上獲得更多存儲空間和更多功能，在資源有限和成本敏感的嵌入式應(yīng)用中實(shí)現(xiàn)更先進(jìn)的功能。STM32C071 MCU配備高達(dá)128KB的閃存和 24KB 的 RAM，還新增不需要外部晶振的USB從設(shè)備，支持TouchGFX圖形軟件。片上 USB控制器讓設(shè)計(jì)人員輕松節(jié)省至少一個(gè)外部時(shí)鐘和四個(gè)去耦電容，降低物料清單成本，簡化 PCB元器件布局。此外，新產(chǎn)品只有一對電源線，這有助于簡化 PCB 設(shè)計(jì)。新產(chǎn)品設(shè)計(jì)可以變得更薄、更整潔、更具競爭力。STM32
關(guān)鍵字：意法半導(dǎo)體 STM32C0 微控制器 MCU

英特爾傳將出售Altera少數(shù)股權(quán)換現(xiàn)金

英特爾（Intel）傳向多家私募股權(quán)與投資人詢問，有意出售Altera部分股權(quán)，以尋求從中換得數(shù)十億美元的現(xiàn)金，而Altera為英特爾在2015年以167億美元收購的子公司，曾被看作是英特爾重要的核心業(yè)務(wù)之一。英特爾不斷尋求做出重大改變，如今將想法動(dòng)到2015年以167億美元收購的邏輯芯片設(shè)計(jì)廠Altera，傳將出售Altera部分股權(quán)換現(xiàn)金，并期望Altera估值能達(dá)170億美元來交易。Altera年初開始獨(dú)立運(yùn)營，預(yù)計(jì)2025年1月1日前完成分離，而英特爾執(zhí)行長基辛格（Pat Gelsinger）上個(gè)
關(guān)鍵字：英特爾 Altera FPGA

迎接邊緣智能極速發(fā)展的未來，恩智浦準(zhǔn)備好了！

在當(dāng)今數(shù)字化與智能化迅猛發(fā)展的時(shí)代，邊緣計(jì)算已成為驅(qū)動(dòng)眾多行業(yè)變革的核心動(dòng)力。近日，恩智浦于北京成功舉辦了邊緣處理業(yè)務(wù)媒體溝通會，深入分享了公司的邊緣事業(yè)藍(lán)圖以及最新產(chǎn)品i.MX RT700的技術(shù)亮點(diǎn)與應(yīng)用潛力。邊緣智能：新時(shí)代的變革引擎恩智浦全球資深副總裁、工業(yè)及物聯(lián)網(wǎng)邊緣業(yè)務(wù)總經(jīng)理Charles Dachs在會上指出，我們正邁入一個(gè)前所未有的激動(dòng)人心的時(shí)代。據(jù)預(yù)測，至2030年，全球智能互聯(lián)設(shè)備數(shù)量將突破500億臺，廣泛應(yīng)用于家庭、樓宇、工廠及汽車等領(lǐng)域。這一趨勢極大地推動(dòng)了邊緣計(jì)算的發(fā)展，因?yàn)閿?shù)據(jù)處
關(guān)鍵字：邊緣智能恩智浦跨界處理器 MCU

在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

4K視頻為何越來越糊？SGMII與HEVC如何重拾高碼流體驗(yàn)
關(guān)鍵字： MPSOC FPGA 7A100T 雙芯核心板雙芯開發(fā)板 ZU4EV

泰矽微發(fā)布極低成本高壓MCU芯片TCHV4018L

市場背景智能化和電動(dòng)化是汽車市場發(fā)展的兩大主流方向，智能化的要求對整個(gè)汽車電子電氣架構(gòu)提出了新的挑戰(zhàn)。原來架構(gòu)中的一些孤島控制單元通常只需要簡單的電氣控制，對芯片的外部資源要求比較低，但同時(shí)又要求遠(yuǎn)端節(jié)點(diǎn)具有跟域控之間的通訊能力，還有部分遠(yuǎn)端節(jié)點(diǎn)需要具備一定的計(jì)算能力，用于對傳感器采集到的數(shù)據(jù)進(jìn)行本地化融合處理或?qū)?zhí)行單元進(jìn)行簡單的控制并監(jiān)控其運(yùn)行狀態(tài)。傳統(tǒng)的控制架構(gòu)采用分立方案，具有獨(dú)立的LIN收發(fā)器，供電LDO和MCU，存在控制板面積大，MCU資源過剩，總體成本高，系統(tǒng)可靠性差等痛點(diǎn)，泰矽微新發(fā)布的T
關(guān)鍵字：泰矽微 MCU

簡單看懂CPU、MCU、MPU、SOC和MCM的區(qū)別

在嵌入式開發(fā)中，我們經(jīng)常會接觸到一些專業(yè)術(shù)語，例如CPU、MCU、MPU、SOC和MCM等，這些縮寫代表了不同類型的電子處理單元，它們在消費(fèi)電子、計(jì)算機(jī)硬件、自動(dòng)化和工業(yè)系統(tǒng)中扮演著重要角色。下面將介紹每個(gè)術(shù)語的基本含義和它們在實(shí)際使用中的區(qū)別：1. CPUCPU（Central Processing Unit，中央處理單元）：由運(yùn)算器、控制器和寄存器及相應(yīng)的總線構(gòu)成。它可以是一個(gè)獨(dú)立的處理器芯片或一個(gè)內(nèi)含多核處理器的大型集成電路。眾所周知的三級流水線：取址、譯碼、執(zhí)行的對象就是CPU，CPU從存儲器或高
關(guān)鍵字： CPU MCU MPU SOC MCM

NXP全新i.MX RT700跨界MCU搭載eIQ Neutron NPU，以高性能、低功耗賦能AI邊緣

?高度集成的全新i.MX RT700跨界MCU旨在顯著節(jié)省功耗，配備eIQ Neutron神經(jīng)處理單元(NPU)，可在邊緣端提供高達(dá)172倍的AI加速
關(guān)鍵字：恩智浦 NXP MCU

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP 核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實(shí)現(xiàn)所需的性能和在時(shí)鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

全新i.MX RT700跨界MCU推出：搭載NPU，賦能高性能、低功耗AI邊緣應(yīng)用

恩智浦半導(dǎo)體宣布推出全新i.MX RT700跨界MCU系列，旨在為支持智能AI的邊緣端設(shè)備賦能，例如可穿戴設(shè)備、消費(fèi)醫(yī)療設(shè)備、智能家居設(shè)備和HMI平臺。i.MX RT700系列為邊緣AI計(jì)算的新時(shí)代提供了高性能、廣泛集成、先進(jìn)功能和能效的優(yōu)化組合。i.MX RT700在單個(gè)設(shè)備中配備多達(dá)五個(gè)強(qiáng)大的內(nèi)核，包括在跨界MCU中首次集成eIQ Neutron NPU，可將AI相關(guān)應(yīng)用的處理加速高達(dá)172倍，同時(shí)將每次推理的能耗降低高達(dá)119倍。i.MX RT700跨界MCU還集成了高達(dá)7.5MB的超低功耗SRAM
關(guān)鍵字： NXP MCU AI

從邊緣到云，Altera以可擴(kuò)展產(chǎn)品組合加快FPGA創(chuàng)新

近期，英特爾子公司Altera推出了一系列FPGA軟、硬件和開發(fā)工具，使其可編程解決方案更易應(yīng)用于廣泛的用例和市場。Altera在年度開發(fā)者大會上公布了下一代能效與成本優(yōu)化的Agilex? 3 FPGA情況，并宣布針對Agilex 5 FPGA提供新的開發(fā)套件和軟件支持。?“通過與生態(tài)系統(tǒng)和分銷合作伙伴保持緊密的合作，Altera將持續(xù)提供基于FPGA的解決方案，為創(chuàng)新者提供易于設(shè)計(jì)和部署的前沿可編程技術(shù)。通過此次新品發(fā)布，我們將繼續(xù)利用可編程技術(shù)塑造未來，幫助客戶在數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施、汽車
關(guān)鍵字： Altera FPGA

長城汽車聯(lián)合開發(fā)的RISC-V車規(guī)級MCU芯片成功點(diǎn)亮

9月24日消息，日前，長城汽車宣布，其聯(lián)合開發(fā)的RISC-V車規(guī)級MCU芯片——紫荊M100已完成研發(fā)，并成功點(diǎn)亮。紫荊M100是長城汽車牽頭聯(lián)合多方研發(fā)的首顆基于開源RISC-V內(nèi)核設(shè)計(jì)的車規(guī)級MCU芯片，其將為未來智能駕駛、智能座艙等創(chuàng)新應(yīng)用構(gòu)建基石。它采用模塊化設(shè)計(jì)，內(nèi)核可重構(gòu)，4級流水線設(shè)計(jì)使其具備更快的處理速度和更少的耗時(shí)，同時(shí)便于未來的升級擴(kuò)展。滿足功能安全ASIL-B等級要求，支持國密，并符合ISO21434網(wǎng)絡(luò)信息安全標(biāo)準(zhǔn)。紫荊M100是長城汽車"軟硬一體"智能化戰(zhàn)略的
關(guān)鍵字：長城汽車 risc-v MCU 智能駕駛

應(yīng)對嚴(yán)苛系統(tǒng)中的Direct RF技術(shù)

通過采用多芯片架構(gòu)，Mercury Systems的Direct RF FPGA大大縮小了系統(tǒng)占用面積，并大幅提升了數(shù)據(jù)吞吐量，助力嚴(yán)苛環(huán)境下的高性能計(jì)算。你將了解：什么是Direct RF？Mercury Systems的模塊如何集成Direct RF支持？Direct RF技術(shù)的崛起隨著現(xiàn)代無線通信和信號處理需求的不斷增加，Direct RF技術(shù)應(yīng)運(yùn)而生。Direct RF是指將模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）與現(xiàn)場可編程門陣列（FPGA）集成在同一個(gè)封裝中。這種技術(shù)不僅能夠大大減小系統(tǒng)的占
關(guān)鍵字： mcu

NMPSM3軟處理器

NMPSM3概述在UCSC擴(kuò)展學(xué)院上了第一門FPGA課后，我對這些設(shè)備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設(shè)計(jì)知識，可以構(gòu)建自己的簡單處理器。在了解了KCPSM（nanoblaze）之后，我開始構(gòu)建自己的處理器，并將其稱為NMPSM（Nick Mikstas可編程狀態(tài)機(jī)）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內(nèi)部結(jié)構(gòu)也完全不同。NMPSM3是具有四個(gè)獨(dú)立中斷和一個(gè)復(fù)位的16位處
關(guān)鍵字： NMPSM3 FPGA Verilog

用FPGA實(shí)現(xiàn)各種數(shù)字濾波器

FPGA濾波器實(shí)施概述本篇部分內(nèi)容來自網(wǎng)站FPGA濾波器實(shí)現(xiàn)的一些項(xiàng)目，源于一位在校學(xué)生的學(xué)習(xí)和設(shè)計(jì)- 了解并在FPGA上實(shí)現(xiàn)幾種類型的數(shù)字濾波器器，設(shè)計(jì)的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數(shù)學(xué)運(yùn)算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現(xiàn)研究項(xiàng)目期間創(chuàng)建的Verilog源文件如下。FIR濾波器FIR濾波器是四個(gè)濾波器中最簡單、最快的，它利用了預(yù)加器的對稱性，而且使用加法器樹來最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關(guān)鍵字： FPGA 濾波器 Verilog