fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區(qū)

英飛凌第二季度業(yè)績(jī)喜人

　　英飛凌科技股份公司近日宣布，公司2011財(cái)年第二季度的營(yíng)收和運(yùn)營(yíng)利潤(rùn)均超過(guò)先前預(yù)計(jì)水平。　　英飛凌預(yù)計(jì)2011財(cái)年第二季度的營(yíng)收將從第一季度的9.22億歐元提高至9.94億歐元，運(yùn)營(yíng)利潤(rùn)率達(dá)到20%。　　在2011年2月1日公布的2011財(cái)年第二季度業(yè)績(jī)展望中，英飛凌預(yù)計(jì)第二季度的營(yíng)收略高于上一季度，運(yùn)營(yíng)利潤(rùn)率將達(dá)到18%至20%。　　英飛凌預(yù)計(jì)，2011財(cái)年第三季度的營(yíng)收和運(yùn)營(yíng)利潤(rùn)率將與第二季度基本持平。　　英飛凌將于2011年5月3日公布2011財(cái)年第二季度的財(cái)務(wù)數(shù)據(jù)，屆時(shí)公司將詳
關(guān)鍵字：英飛凌 MCU

低功耗MCU動(dòng)態(tài)時(shí)鐘分析

本文結(jié)合MSP430系列微處理器，詳細(xì)論述了通過(guò)控制改變MCU的時(shí)鐘頻率來(lái)降低功耗的設(shè)計(jì)方法?！　? 功耗產(chǎn)生的原因　　在CMOS電路中，功耗損失主要包括靜態(tài)功耗損失和動(dòng)態(tài)功耗損失兩部分。其中靜態(tài)功耗主要是由反偏PN結(jié)
關(guān)鍵字：分析時(shí)鐘動(dòng)態(tài) MCU 功耗

8位MCU直流變頻抽油煙機(jī)方案

通常吸抽油煙機(jī)轉(zhuǎn)速靠人工調(diào)節(jié)，因此為了達(dá)到最佳排油效果及節(jié)能目的，往往需要使用者多次人工干預(yù)。因此，為了使抽油煙機(jī)可實(shí)現(xiàn)自動(dòng)調(diào)速、降低噪音、解放人力并最大限度地節(jié)能，瑞薩電子（本文涉及產(chǎn)品主要為瑞薩電
關(guān)鍵字：抽油煙機(jī) 方案變頻直流 MCU 8位

MCU控制的光伏電池測(cè)試儀設(shè)計(jì)

為了檢測(cè)太陽(yáng)能組件或組件陣列的各項(xiàng)性能參數(shù)，提出一種利用數(shù)控電阻測(cè)試光佚電池輸出特性的方法。測(cè)試儀采用數(shù)控電阻器、高精度ADC和微控制器結(jié)合的方案，與傳統(tǒng)的電子負(fù)載相比，具有便攜、精度高、智能化和測(cè)量時(shí)間短等特點(diǎn)。利用制作的樣機(jī)，在自然光照條件下進(jìn)行了光伏電池測(cè)試實(shí)驗(yàn)，并在Matlab環(huán)境中對(duì)光伏電池模型進(jìn)行了仿真驗(yàn)證。通過(guò)樣機(jī)試驗(yàn)結(jié)果和仿真結(jié)果比較，結(jié)果表明測(cè)試儀具有較高的精度。
關(guān)鍵字： MCU 光伏電池試儀設(shè)計(jì)

高性能FPGA中的高速SERDES接口

引言　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES是獨(dú)立的ASSP或ASIC器
關(guān)鍵字： SERDES FPGA 性能接口

基于多MCU的自動(dòng)測(cè)試診斷系統(tǒng)的設(shè)計(jì)

隨著IT產(chǎn)業(yè)和通信技術(shù)、電子技術(shù)、計(jì)算機(jī)技術(shù)的高速發(fā)展，大量的生產(chǎn)裝備和產(chǎn)品的電子化、數(shù)字化、自動(dòng)化、智能化的程度越來(lái)越高，與之配套的電子測(cè)量設(shè)備必須適應(yīng)這種形勢(shì)。因此，綜合測(cè)量技術(shù)、電子技術(shù)、自動(dòng)化技
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 診斷測(cè)試 MCU 自動(dòng) 基于

基于Xilinx FPGA的片上系統(tǒng)無(wú)線保密通信終端

本設(shè)計(jì)使用硬件描述語(yǔ)言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過(guò)PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過(guò)SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識(shí)別、自動(dòng)CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。
關(guān)鍵字：保密通信終端無(wú)線系統(tǒng) Xilinx FPGA 基于

基于FPGA數(shù)據(jù)流控制動(dòng)態(tài)可重構(gòu)的實(shí)現(xiàn)

摘要基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過(guò)單片機(jī)控制數(shù)據(jù)流的方式對(duì)FPGA進(jìn)行編程配置，實(shí)現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。
關(guān)鍵詞 FPGA；遺傳算法；動(dòng)態(tài)重構(gòu)；單片機(jī)
關(guān)鍵字： FPGA 數(shù)據(jù)流動(dòng)態(tài)可重構(gòu)

異步FIFO在FPGA與DSP通信中的運(yùn)用

摘要利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過(guò)EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗(yàn)證，利用
關(guān)鍵字：通信運(yùn)用 DSP FPGA FIFO 異步

基于FIash和JTAG接口的FPGA多配置系統(tǒng)

摘要：針對(duì)需要切換FPGA器件的配置以實(shí)現(xiàn)不同功能的特殊應(yīng)用場(chǎng)合，提出了一種使用大容量的Flash存儲(chǔ)器作配置碼流載體的FPGA多配置系統(tǒng)。該系統(tǒng)采用傳輸速度快的JTAG接口提高了配置碼流的燒寫速度，采用并行從模式減少
關(guān)鍵字： FIash JTAG FPGA 接口

基于FPGA的CAN總線控制器SJA1000軟核的設(shè)計(jì)

基于FPGA的CAN總線控制器SJA1000軟核的設(shè)計(jì)
湯書森，劉棟，李建明
(蘭州大學(xué)信息科學(xué)與工程學(xué)院，蘭州 730000)
摘要：分析了CAN控制器SJA1000的特點(diǎn)及CAN協(xié)議通信格式。設(shè)計(jì)了控制器SJA1000的IP軟核，能為應(yīng)用提
關(guān)鍵字： SJA1000 軟核設(shè)計(jì) 控制器總線 FPGA CAN

基于USB和FPGA的隨機(jī)數(shù)發(fā)生器驗(yàn)證平臺(tái)

摘要：為了方便基于FPGA實(shí)現(xiàn)的隨機(jī)數(shù)發(fā)生器的驗(yàn)證與演示，以CycloneII FPGA芯片EP2C20Q240C8N為核心，設(shè)計(jì)實(shí)現(xiàn)了隨機(jī)數(shù)發(fā)生器IP核下載與測(cè)試的開(kāi)發(fā)驗(yàn)證平臺(tái)，并詳細(xì)闡述了各模塊的設(shè)計(jì)原理及關(guān)鍵技術(shù)。最后，通過(guò)下載
關(guān)鍵字： FPGA USB 隨機(jī)數(shù)發(fā)生器

基于ARM和FPGA的電力光纖信號(hào)分析儀的設(shè)計(jì)

為了能更好地實(shí)現(xiàn)變電站的自動(dòng)化和數(shù)字化以及完成變電站系統(tǒng)的實(shí)時(shí)監(jiān)控、測(cè)試，更快捷、直觀地獲得設(shè)備的運(yùn)行狀態(tài)。介紹了一臺(tái)基于ARM+FPGA的電力光纖信號(hào)分析儀的設(shè)計(jì)與研究，從硬件方面提出了新的設(shè)計(jì)方案。這種光纖信號(hào)分析儀主要實(shí)現(xiàn)對(duì)數(shù)字化變電站中通過(guò)100 M BaseFX傳輸?shù)母鞣N格式報(bào)文的抓取、信息提取、報(bào)文解碼、實(shí)時(shí)存儲(chǔ)及波形顯示等功能。
關(guān)鍵字： FPGA ARM 電力光纖信號(hào)分析

基于1553B總線協(xié)議的解碼器設(shè)計(jì)和FPGA實(shí)現(xiàn)

摘要：文章通過(guò)對(duì)1553B總線協(xié)議的研究，結(jié)合現(xiàn)代EDA技術(shù)，介紹了一種使用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)設(shè)計(jì)1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過(guò)采用Verilog HDL硬件描述語(yǔ)言和原理圖混合輸入法，使設(shè)
關(guān)鍵字： 1553B FPGA 總線協(xié)議解碼器

基于FPGA的智能儀器遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)

為實(shí)現(xiàn)智能儀器的遠(yuǎn)程控制，提高控制系統(tǒng)的速度，采用現(xiàn)場(chǎng)可箱程門陣列(FPGA)芯片、USB芯片等實(shí)現(xiàn)了智能儀器遠(yuǎn)程控制系統(tǒng)的設(shè)計(jì)。重點(diǎn)介紹RS 232與USB的接口轉(zhuǎn)換原理及FPGA程序設(shè)計(jì)和仿真。系統(tǒng)采用先入先出存儲(chǔ)器和有限狀態(tài)機(jī)實(shí)現(xiàn)了RS 232與USB的接口轉(zhuǎn)換，并實(shí)現(xiàn)上位機(jī)的控制、數(shù)據(jù)處理等功能。系統(tǒng)可大大減少上位機(jī)的工作量，不僅可以用于實(shí)驗(yàn)室也可應(yīng)用在工業(yè)生產(chǎn)中。
關(guān)鍵字：控制系統(tǒng) 設(shè)計(jì) 遠(yuǎn)程儀器 FPGA 智能基于