EEPW首頁(yè) >>
主題列表 >>
fpga-ask
fpga-ask 文章 進(jìn)入fpga-ask技術(shù)社區(qū)
FPGA幫您實(shí)現(xiàn)家居遙控
- 引言 人們生活中的家用電器種類(lèi)日益增多，遙控器的種類(lèi)也隨之增加，不同種類(lèi)的遙控器之間一般不能相互替代，這給人們的生活帶來(lái)諸多不便?！ 「黝?lèi)遙控器功能大致相同，大多都有數(shù)字鍵、啟動(dòng)停止鍵、前進(jìn)鍵、快
- 關(guān)鍵字： 遙控 家居 實(shí)現(xiàn) FPGA
IIS接口的FPGA實(shí)現(xiàn)
- IIS接口的FPGA實(shí)現(xiàn),在嵌入式系統(tǒng)中經(jīng)常采用IIS(Inter-IC Sound)總線(xiàn)連接專(zhuān)用音頻器件以實(shí)現(xiàn)音頻輸入輸出。不少嵌入式處理器帶有專(zhuān)用的通過(guò)操作特殊功能寄存器實(shí)現(xiàn)對(duì)外接音頻器件的操作，但也有一些嵌入式處理器沒(méi)有擴(kuò)展IIS總線(xiàn)，如ARM7
- 關(guān)鍵字： 實(shí)現(xiàn) FPGA 接口 IIS
基于FPGA的線(xiàn)陣CCD驅(qū)動(dòng)設(shè)計(jì)
- 摘要：電荷耦合器件(CCD)作為一種新型的光電器件，被廣泛地應(yīng)用于非接觸測(cè)量。而CCD驅(qū)動(dòng)設(shè)計(jì)是CCD應(yīng)用的關(guān)鍵問(wèn)題之一。為了克服早期CCD驅(qū)動(dòng)電路體積大，設(shè)計(jì)周期長(zhǎng)，調(diào)試?yán)щy等缺點(diǎn)，以線(xiàn)陣CCD圖像傳感器TCD1251UD為
- 關(guān)鍵字： FPGA CCD 線(xiàn)陣 驅(qū)動(dòng)設(shè)計(jì)
基于A(yíng)RM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)計(jì)
- 1、引言 最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道 ...
- 關(guān)鍵字： ARM FPGA 聲納波形產(chǎn)生
線(xiàn)性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)
- 摘要：為實(shí)現(xiàn)線(xiàn)性調(diào)頻信號(hào)的數(shù)字脈沖壓縮，設(shè)計(jì)一個(gè)FPGA硬件平臺(tái)，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試，并根據(jù)實(shí)測(cè)數(shù)
- 關(guān)鍵字： FPGA 線(xiàn)性調(diào)頻信號(hào) IP核 脈沖壓縮
基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)
- 摘要：針對(duì)分辨率為1 024times;768的LCoS屏編寫(xiě)了Verilog HDL驅(qū)動(dòng)代碼，在quartusⅡ9．1平臺(tái)上綜合編譯，并在A(yíng)ltera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗(yàn)證和實(shí)際輸出信號(hào)測(cè)量。采用異步FIFO結(jié)構(gòu)解決了跨異步時(shí)鐘域
- 關(guān)鍵字： FPGA LCoS 驅(qū)動(dòng) 圖像處理
基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)
- 在電力調(diào)度自動(dòng)化系統(tǒng)中，測(cè)量電壓和頻率是最重要的功能。如何快速、準(zhǔn)確地采集顯得尤為重要。目前根據(jù)采集信...
- 關(guān)鍵字： FPGA 交流電測(cè)量?jī)x
FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法
- 摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電
- 關(guān)鍵字： SVPWM FPGA 開(kāi)關(guān)損耗 算法
fpga-ask介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
fpga-ask電路
fpga-ask相關(guān)帖子
fpga-ask資料下載
fpga-ask專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473