fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計
- 為改善紅外圖像的視覺效果和后續(xù)處理質(zhì)量，需要對圖像進(jìn)行增強(qiáng)處理。在此介紹并實現(xiàn)了一種空間域圖像增強(qiáng)算法，自適應(yīng)分段線性拉伸算法。首先簡要分析算法原理，對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進(jìn)行了研究，以兼顧系統(tǒng)實時性和集成度為目的，提出灰度直方圖統(tǒng)計和拉伸運算等關(guān)鍵模塊的解決方案。通過試驗結(jié)果分析，對壓縮因子的選取提出建議。該設(shè)計的輸出延遲僅為62.-5ns，且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點，適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
- 關(guān)鍵字： FPGA 圖像自適應(yīng) 分段線性 算法
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計
- 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進(jìn)行，大大提高了圖像壓縮速度。
- 關(guān)鍵字： FPGA DSP 實時圖像 壓縮系統(tǒng)
利用Virtex-5LXT應(yīng)對串行背板接口設(shè)計挑戰(zhàn)
- 采用串行技術(shù)進(jìn)行高端系統(tǒng)設(shè)計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中，有92%的受訪者...
- 關(guān)鍵字： FPGA Virtex-5LXT 嵌入式 串行背板接口
基于VHDL語言的99小時定時器設(shè)計及實現(xiàn)
- 0引言傳統(tǒng)的定時器硬件連接比較復(fù)雜，可靠性差，而且計時時間短，難以滿足需要。本設(shè)計采用可編程芯片...
- 關(guān)鍵字： FPGA VHDL 定時器 EP1C6Q240C8
多功能數(shù)據(jù)采集處理系統(tǒng)實現(xiàn)
- 介紹了一種基于FPGA和DSP的多功能高速數(shù)據(jù)采集處理系統(tǒng)的設(shè)計，該系統(tǒng)的數(shù)據(jù)采集速度最高可達(dá)到105 Msps ,運算能力強(qiáng)，通過更改軟件可適用于大部分的高速數(shù)據(jù)處理場合，具有較強(qiáng)的通用性。
- 關(guān)鍵字： 數(shù)據(jù)采集 FPGA DSP 201007
基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實
- 設(shè)計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴(kuò)展性。詳細(xì)描述了具體設(shè)計的算法結(jié)構(gòu)和各個模塊的實現(xiàn)。設(shè)計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計仿真工具進(jìn)行設(shè)計、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
- 關(guān)鍵字： FPGA FFT 移位寄存器 流水線結(jié)構(gòu)
基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)設(shè)計
- 在此基于Altera公司的現(xiàn)場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設(shè)計了自適應(yīng)譜線增強(qiáng)(ALE)處理系統(tǒng)。以FPGA為處理核心,實現(xiàn)數(shù)據(jù)采樣控制、數(shù)據(jù)延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數(shù)據(jù)處理能力和豐富的片內(nèi)乘法器,設(shè)計了LMS算法的流水線結(jié)構(gòu),保證整個系統(tǒng)具有高的數(shù)據(jù)吞吐能力和處理速度。并且通過編寫相應(yīng)的VHDL程序在QuartusⅡ軟件上進(jìn)行仿真,仿真結(jié)果表明該設(shè)計可以快速、準(zhǔn)確地實現(xiàn)自適應(yīng)譜線增強(qiáng)。
- 關(guān)鍵字： FPGA 譜線 系統(tǒng)設(shè)計
一種基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)的設(shè)計
- 0引言在信號采集與處理中，常只關(guān)心具有較窄帶寬和較強(qiáng)周期特征的信號，這時寬帶噪聲成為必須濾除...
- 關(guān)鍵字： 信號處理 FPGA ALE 自適應(yīng)濾波
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473