色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

摘要：為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問題，設(shè)計了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心，實現(xiàn)A／D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個功能。系統(tǒng)采用Verilog HDL語言，通過ISE軟件編
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) 高速 FPGA USB 通信基于

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)計

1、引言　　最佳聲納系統(tǒng)的設(shè)計需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道 ...
關(guān)鍵字： ARM FPGA 聲納波形產(chǎn)生

線性調(diào)頻信號基于FPGA IP核的脈沖壓縮設(shè)計

摘要：為實現(xiàn)線性調(diào)頻信號的數(shù)字脈沖壓縮，設(shè)計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計方法。針對脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計完成后對系統(tǒng)軟、硬件進(jìn)行了全面測試，并根據(jù)實測數(shù)
關(guān)鍵字： FPGA 線性調(diào)頻信號 IP核脈沖壓縮

基于FPGA的LCoS驅(qū)動和圖像處理系統(tǒng)設(shè)計

摘要：針對分辨率為1 024times;768的LCoS屏編寫了Verilog HDL驅(qū)動代碼，在quartusⅡ9．1平臺上綜合編譯，并在Altera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗證和實際輸出信號測量。采用異步FIFO結(jié)構(gòu)解決了跨異步時鐘域
關(guān)鍵字： FPGA LCoS 驅(qū)動圖像處理

基于CPLD／FPGA的USB讀寫控制器

引言
隨著計算機(jī)科技的發(fā)展，無紙辦公日益成為各單位日常辦公的主要形式。而隨著USB存儲設(shè)備日益廣泛的使用，數(shù)據(jù)泄漏的危害也越來越嚴(yán)重。因此在單位內(nèi)部對USB存儲設(shè)備的操作權(quán)限進(jìn)行控制是很有必要的。
關(guān)鍵字： CPLD FPGA USB 讀寫

基于FPGA的交流電測量儀的設(shè)計

在電力調(diào)度自動化系統(tǒng)中，測量電壓和頻率是最重要的功能。如何快速、準(zhǔn)確地采集顯得尤為重要。目前根據(jù)采集信...
關(guān)鍵字： FPGA 交流電測量儀

Leon3軟核的FPGA SelectMap接口配置設(shè)計

摘要：與通常采用外圍的CPLD器件和CPU來產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計了采用嵌入到FPGA的Leon3開源CPU軟核來控制實現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對FPGA芯片的在線配置。該方
關(guān)鍵字： SelectMap Leon3 FPGA 軟核

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計

　　存儲器是用來存儲程序和數(shù)據(jù)的部件，有了存儲器，計算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。引言　　只要在現(xiàn)在的市場上走一圈就會發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L
關(guān)鍵字： FPGA MCU LED 大屏幕

FPGA平臺實現(xiàn)最小開關(guān)損耗的SVPWM算法

摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來決定電壓空間零矢量的分配與作用時間的SVPWM算法，使得橋臂開關(guān)在通過其電流最大時的一段連續(xù)時間內(nèi)沒有開關(guān)動作。這樣在提高開關(guān)頻率的同時減小了開關(guān)電
關(guān)鍵字： SVPWM FPGA 開關(guān)損耗算法

基于FPGA無線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計

摘要給出了一種由FPGA實現(xiàn)的無線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計方法，采用自頂向下的方法設(shè)計各個模塊，并在QuartusII8.0完成了仿真，該控制器主要支持IEEE802．15．4協(xié)議。測試結(jié)果表明，該MAC控制器支持20～250 kbmi
關(guān)鍵字： FPGA MAC 無線傳感器網(wǎng)絡(luò) 控制器

萊迪思獲得Flexibilis以太網(wǎng)交換IP核

　　萊迪思半導(dǎo)體公司和FLEXIBILIS Oy日前宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層，每個端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個隊列。這些以太網(wǎng)交換IP核有五個版本，根據(jù)端口數(shù)和功能而不同：　
關(guān)鍵字：萊迪思 FPGA

基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)

摘要：在SoC開發(fā)過程中，基于FPGA的原型驗證是一種有效的驗證方法，它不僅能加快SoC的開發(fā)，降低SoC應(yīng)用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)，針對FPGA基驗證
關(guān)鍵字： FPGA SoC 原型驗證

基于FPGA的CAN總線控制器設(shè)計

摘要：使用Verilog HDL硬件描述語言完成了對CAN總線控制器的設(shè)計，能夠?qū)崿F(xiàn)符合CAN2．0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開發(fā)的Avalon總線接口，增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計使用Modelsim
關(guān)鍵字： FPGA CAN 線控制器設(shè)計

OFDM水聲通信定時同步的FPGA實現(xiàn)

正交頻分復(fù)用(Orthogonal Frequency DivisionMultiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰落能力強(qiáng)。
關(guān)鍵字： FPGA 實現(xiàn) 同步定時水聲通信 OFDM

MSK信號檢測識別的FPGA實現(xiàn)

MSK信號檢測識別的FPGA實現(xiàn),采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號，工作帶寬969~1 206 MHz，跳頻速率為70000 多
關(guān)鍵字： FPGA 實現(xiàn) 識別檢測信號 MSK

共6385條 269/426 |‹ « 267 268 269 270 271 272 273 274 275 276 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]

fpga研討會推薦

如何將Xilinx? Spartan?-6器件輕松遷移到Microchip FPGA
基于PolarFire? FPGA平臺并使用VectorBlox?加速器SDK開發(fā)低功耗人工智能/機(jī)器學(xué)習(xí)系統(tǒng)解決方案
使用FPGA克服功耗、尺寸和其他設(shè)計局限
二維片上網(wǎng)絡(luò)(2D NoC)給FPGA帶來的技術(shù)革新
遇見ARTY，超值A(chǔ)rtix-7 嵌入式開發(fā)套件
UltraScale+ 產(chǎn)品組合：兼顧功耗與性能的最優(yōu)選擇
軟硬結(jié)合，加速您的機(jī)器視覺設(shè)計——使用賽靈思智能視覺開發(fā)套件與希凌科嵌入式Visual Applets
GSPS數(shù)據(jù)轉(zhuǎn)換器與FPGA接口

fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga視頻

新產(chǎn)品！PolarFire? SoC Discovery工具包——探索RISC-V?和FPGA技術(shù)的低成本方案
PolarFire? SoC視頻工具包——產(chǎn)品概述

fpga專欄文章

相關(guān)主題

FPGA　 FPGA/CPLD　 FPGA/協(xié)處理器　 FPGA-to-ASIC　 CPLD/FPGA　 FPGA)　 DSP+FPGA　 FPGA專題　 FPGA專題安全　 FPGA專題汽車　 FPGA專題消費(fèi)　現(xiàn)場可編程門陣列（FPGA）　 Spartan.FPGA　 FPGA/EPLD　 PLD/FPGA　 Virtex-5FPGA　 FPGA/MCU　 FPGA-SPARTAN　 FPGA：QuartusⅡ　視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO　

熱門主題

FPGA/CPLD開發(fā) 現(xiàn)場可編程門陣列(FPGA) ASIC-to-FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473