色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-ams

vhdl-ams 文章進入vhdl-ams技術社區(qū)

基于VHDL語言為核心的EDA技術在醫(yī)學中的應用

VHDL超高速集成電路硬件描述語言是隨著集成電路系統(tǒng)化和高度集成化逐步發(fā)展起來的，是一種用于數字系統(tǒng)設計、測試，面向多領域、多層次的IEEE標準硬件描述語言。
關鍵字： VHDL Max+PlusⅡ EDA

“eRamp”項目加強德國至整個歐洲的電力電子行業(yè)實力

　　2017年6月6日，德國慕尼黑和德累斯頓訊—作為歐洲最重要的能效研究項目之一，“eRamp”已圓滿結束。過去三年里，來自商界和科技界的26個合作伙伴開發(fā)出能確保更高效利用能源的創(chuàng)新型電子元器件。他們側重于快速引入全新生產技術，如節(jié)能芯片的封裝技術。eRamp項目涵蓋從發(fā)電和輸電一直到用電的整個電力電子產業(yè)鏈的各個環(huán)節(jié)。作為領先的全球功率半導體供應商，英飛凌帶領整個歐洲六國合作開展該研究項目。該項目加強了德國至整個歐洲作為電力電子技術中心的實力?！　∮w凌科技德累斯頓研究中心研發(fā)與創(chuàng)新項目高級經理兼eR
關鍵字： eRamp AMS

EDA中的車載DVD位控主要VHDL源程序

EDA中的車載DVD位控主要VHDL源程序
關鍵字：車載DVD VHDL EDA 源程序

FPGA系列相關圖書介紹

FPGA系列相關圖書介紹
關鍵字： VHDL FPGA CPLD AltiumDesign XilinxISE

基于FPGA的數字式心率計的設計實現(xiàn)

心率計是常用的醫(yī)學檢查設備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數在測量時都是必要的。
關鍵字： VHDL 數字式 FPGA 心率計設計

VHDL結構體的行為描述法

所謂結構體的行為描述（behavioral descriptions），即對設計實體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級描述，
關鍵字： VHDL 結構體行為描述法

異步FIFO的VHDL設計

本文給出了一個利用格雷碼對地址編碼的羿步FIFO的實現(xiàn)方法，并給出了VHDL程序，以解決異步讀寫時鐘引起的問題。
關鍵字：異步 FIFO VHDL 設計

VHDL結構體的結構化描述法

在結構體中，設計任務的程序包內定義了一個8輸入與門（and8）和一個二異或非門（xnor2）。把該程序包編譯到庫中，可通過USE從句來調用這些元件，并從work庫中的gatespkg程序包里獲取標準化元件。
關鍵字： VHDL 結構體結構化描述法

VHDL結構體的數據流描述法

據流描述（dataflow description）是結構體描述方法之一，它描述了數據流程的運動路徑、運動方向和運動結果。例如，同樣是一個8位比較器采用數據流法編程
關鍵字： VHDL 結構體數據流描述法

用VHDL設計實現(xiàn)的有線頂盒信源發(fā)生方案

VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時采用的標準語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計，這樣設計師將在TOP-DOWN設計的全過程中均可方便地使用同一種語言。
關鍵字： VHDL 有線頂盒信源發(fā)生方案

Verilog語言要素

Verilog HDL 中的標識符 (identifier) 可以是任意一組字母、數字、 $ 符號和 _( 下劃線 ) 符號的組合，但標識符的第一個字符必須是字母或者下劃線。另外，標識符是區(qū)分大小寫的。
關鍵字： Verilog 語言要素 VHDL

Verilog HDL的歷史及設計流程

Verilog HDL 是硬件描述語言的一種，用于數字電子系統(tǒng)設計。該語言是 1983 年由 GDA （ GateWay Design Automation ）公司的 Phil Moorby 首創(chuàng)的。 Phil Moorby 后來成為 Verilog － XL 的主要設計者和 Cadence 公司（ Cadence Design System ）的第一個合伙人。
關鍵字： VerilogHDL VHDL 設計流程

SystemVerilog語言簡介

Verilog模塊之間的連接是通過模塊端口進行的。為了給組成設計的各個模塊定義端口，我們必須對期望的硬件設計有一個詳細的認識。不幸的是，在設計的早期，我們很難把握設計的細節(jié)。
關鍵字： SystemVerilog 語言 VHDL

HDL語言種類

HDL 語言在國外有上百種。高等學校、科研單位、 EDA 公司都有自己的 HDL 語言?，F(xiàn)選擇較有影響的作簡要介紹。
關鍵字： HDL VHDL 種類

Verilog HDL和VHDL的比較

這兩種語言都是用于數字電子系統(tǒng)設計的硬件描述語言，而且都已經是 IEEE 的標準。 VHDL 1987 年成為標準，而 Verilog 是 1995 年才成為標準的。這個是因為 VHDL 是美國軍方組織開發(fā)的，而 Verilog 是一個公司的私有財產轉化而來的。為什么 Verilog 能成為 IEEE 標準呢？它一定有其優(yōu)越性才行，所以說 Verilog 有更強的生命力。
關鍵字： Verilog VHDL HDL

共328條 4/22 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

vhdl-ams介紹

　　即IEEE 1076.1標準。　　VHDL-AMS是VHDL的一個分支，它支持模擬、數字、數模混合電路系統(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數字、數?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細 ]

vhdl-ams電路

一種多功能電子密碼鎖的VHDL設計
FPGA實現(xiàn)的數字密碼鎖
基于FPGA的通用數控分頻器的設計與實現(xiàn)
基于VHDL的洗衣機控制器的設計

vhdl-ams相關帖子

資料分享 | 講義《VHDL編程風格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術邏輯器件設計.pdf
基于VHDL的4PSK調制器設計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產生多個脈沖？
電子鐘VHDL設計
vhdl_vhdl是什么

vhdl-ams資料下載

VHDL語言基礎的學習課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl-ams專欄文章

2021熱門技術回顧：工業(yè)無縫連接、智能駕駛、UWB定位、無線快充

熱門主題

VHDL-AMS 樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473