圖3.24給出了CADILLAC時鐘相位調(diào)整電路的框圖。對于大規(guī)模生產(chǎn)測試，可能值得構造這樣的電路。對于普通的實驗測試，則太麻煩了。

電路將總線時鐘進行N分頻，然后通過一個-頻率比較器把它與一個同樣經(jīng)過N分頻的本地振蕩器相比較。電路的頻率鎖定在與總線時鐘相同的頻率上，但是相位由相移網(wǎng)絡決定。

因為相位鎖定的頻率是時鐘振蕩器頻率的I/N，因此如果在相移網(wǎng)絡中加入Y度的相移調(diào)產(chǎn)生一個很小的相移。由變?nèi)荻O管控制的RC移相器可以很方便地做到這一點。

這個電路的相位調(diào)整范圍可以超過正負180度。當系統(tǒng)的時鐘較高，并且經(jīng)過分頻將信號頻率降低來產(chǎn)生本地控制信號時，這種較大的相位調(diào)整非常有用。大的相位調(diào)整對調(diào)試允許多個時鐘周期抖動的導步電路也很有用，例如通信中的T3同步器和FIFO電路等。

VCO的穩(wěn)定性和相位檢測網(wǎng)絡的噪聲不敏感特性，在這個電路里面至關重要。如果并不擅長模擬電路的設計，最好在制作這個電路時尋求些幫助。