1 基于CPLD的數(shù)字邏輯器件實現(xiàn)
復雜可編程邏輯器件(Complex Programmable Logic DeVice，CPLD)是從PAL和GAL器件發(fā)展出來的，其規(guī)模大，結(jié)構(gòu)復雜，屬于大規(guī)模集成電路范圍，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。
相對而言，用于測頻的數(shù)字邏輯器件，如D觸發(fā)器(74LS74)、與門(74LS04)、計數(shù)器(74LS393)等都是單片數(shù)字邏輯器件，不僅使用起來連接比較繁瑣，而且不利于集成化，很難做到高速、高精度的頻率測量。這么多數(shù)字器件構(gòu)成一個系統(tǒng)，數(shù)字干擾將是一個很難處理的問題，這對模擬小信號的高精度測頻將產(chǎn)生極大的影響。這里使用CPLD時，通過Verilog(硬件描述語言)對邏輯器件進行編程，可以很容易地在CPLD內(nèi)部生成上述數(shù)字邏輯芯片，且性能更加優(yōu)化。同時為CPLD配置高精度的40 MHz晶振(精度高達10-8)，對系統(tǒng)高精度測頻非常有利。又利用CPLD的高速、低噪特性，在處理小幅度模擬信號時，也降低了難度，減少對外圍器件的干擾。

2 多路程控精密放大整形
測頻時，輸入信號，可以是三角波、正弦波或方波等周期性波形，頻率范圍為0．1 Hz～10 MHz，幅度在10 mV～5 V之間，處理這樣的信號就要折衷考慮。
2．1 多路精密程控放大
小信號的處理至關(guān)重要，它很容易受到外界噪聲的影響，會影響到測頻的精度。這里經(jīng)過對高性能的運放選擇，選取TI公司生產(chǎn)的OPA637，它是一款Difet型高速精密運放，具有高共模抑制比、極低噪聲，處理小信號非常合適。電路處理也要非常注意，運放的電源要經(jīng)過充分去耦才能獲得穩(wěn)定的效果，而數(shù)字電路必須與模擬電路分開走線，分開供電。在處理噪聲干擾的地線時，需要用到磁珠隔離等技術(shù)，這樣小信號放大才有保障。
處理不同范圍段的信號時，需要得到一個合適的信號處理范圍，一路信號放大顯然是不夠的。需要考慮到采用多路程控放大，這里選擇用模擬開關(guān)配合峰值檢波器進行通道選擇，現(xiàn)給出各通道放大倍數(shù)選擇，如表1所示。

各通道信號放大時，除使用低噪高精度運放OPA637外，還配合使用視頻放大器AD811，AD844等模擬芯片，均能發(fā)揮良好的效果。
2．2 分段整形設計
處理0．1 Hz～10 MHz的信號，得到穩(wěn)定度比較高的方波信號，以便于下一級測頻電路處理。方案中選擇了雙路比較器，兩路比較器均接為滯回反饋型，利用反饋到參考端的信號構(gòu)成正反饋，增強抗干擾能力。低頻段選擇LM311，主要將頻率段在0．1 Hz～0．5 MHz的信號比較為方波，而高頻段選擇MAX913處理的頻率段為0．5～10 MHz。其電路如圖1所示。

3 等精度測頻(相關(guān)計數(shù)測頻)設計
等精度測量法就是人為設定一段時間，由被測信號的上升沿來控制閘門的開啟和關(guān)閉，測量精度與被測信號頻率無關(guān)，因而可以保證在整個測量頻段內(nèi)的測量精度保持不變。
圖2所示為等精度測量原理時序圖，等精度測頻法同時使用兩個計數(shù)器分別對待測信號頻率fx和頻標信號頻率fm在設定的精確門內(nèi)進行計數(shù)，精確門與預置門門限時間相同，fx的上升沿觸發(fā)精確門。用兩個計數(shù)器在精確門內(nèi)對fx和fm分別計數(shù)，若兩個計數(shù)器的計數(shù)值分別為M和N，則：
待測信號的頻率為：

fx=Mfm／N

必須指出，計數(shù)器M對待測脈沖計數(shù)，計數(shù)是由待測信號上升沿控制，計數(shù)值為整數(shù)，不存在計數(shù)誤差。計數(shù)器N對頻標信號計數(shù)，由于精確門的啟閉時刻對頻標信號來說是隨機的，為非整數(shù)，故會存在±1的誤差。另外，頻標信號由晶振提供，而晶體振蕩器有很高的穩(wěn)定度，誤差較小。
等精度測頻在CPLD內(nèi)部的邏輯框圖實現(xiàn)如圖3所示。

4 結(jié) 語
本設計利用CPLD進行數(shù)字邏輯器件設計，并配合多路精密程控放大，實現(xiàn)了寬輸入范圍高精度頻率測量，頻率測量穩(wěn)定度達10 -7，而且將輸入信號的范圍進行了有效地拓寬，使這種高精度頻率計的應用領(lǐng)域更加廣泛。同時，解決了傳統(tǒng)分立數(shù)字器件測頻時存在的問題。