色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > DDR測(cè)試技術(shù)介紹與工具分析

          DDR測(cè)試技術(shù)介紹與工具分析

          作者: 時(shí)間:2012-05-04 來源:網(wǎng)絡(luò) 收藏

          是雙倍數(shù)據(jù)速率的SDRAM內(nèi)存,如今大多數(shù)計(jì)算機(jī)系統(tǒng)、服務(wù)器產(chǎn)品的主流存儲(chǔ)器技術(shù),并且不斷向嵌入式系統(tǒng)應(yīng)用領(lǐng)域滲透。孰不知,隨著iPhone等大牌智能手機(jī)的采納,內(nèi)存儼然成為智能手機(jī)轉(zhuǎn)變的方向之一,例如韓國(guó)泛泰去年底最新推出的Android智能手機(jī)Vega X就搭載了512MB的2內(nèi)存。

          本文引用地址:http://cafeforensic.com/article/193939.htm

            DDR技術(shù)不斷發(fā)展,并行總線達(dá)到了串行技術(shù)的速度,時(shí)鐘速度達(dá)到1GHz。目前,DDR3現(xiàn)在已經(jīng)具備1.6Gb/s的數(shù)據(jù)速率,而DDR3-1866及更高速率版本正在開發(fā)中,很快就會(huì)出現(xiàn)在市場(chǎng)上。目前主流的DDR2也有多種速度、多種容量和多種規(guī)格,從DDR-266的266MT/S、133MHz、2.5V電壓,已經(jīng)發(fā)展到了現(xiàn)在的DDR2-1066的1066MT/S、533MHz、1.8V電壓。另外,低能耗DDR(LP-DDR,用于便攜式計(jì)算機(jī))和顯存GDDR也是DDR的發(fā)展變化版本。目前主流的DDR也有多種速度、多種容量和多種規(guī)格,從DDR-266的266MT/S、133MHz、2.5V電壓,已經(jīng)發(fā)展到了現(xiàn)在的DDR3-1600,1.5V電壓。另外,低能耗DDR(LP-DDR,用于便攜式計(jì)算機(jī))也是DDR的發(fā)展趨勢(shì)之一。

            

          DDR存儲(chǔ)器的設(shè)計(jì)正超過千兆位數(shù)據(jù)速率

            圖1: DDR存儲(chǔ)器的設(shè)計(jì)正超過千兆位數(shù)據(jù)速率,時(shí)鐘速度就要達(dá)到1GHz,帶來了更大的測(cè)試挑戰(zhàn)。

            技術(shù)的升級(jí)和應(yīng)用領(lǐng)域的拓展,都使DDR存儲(chǔ)器的驗(yàn)證和測(cè)試更具挑戰(zhàn)性。高數(shù)據(jù)速率和時(shí)鐘速度使得時(shí)序余量更緊張,導(dǎo)致串?dāng)_、阻抗匹配和抖動(dòng)問題加劇,這需要使用高速測(cè)試測(cè)量技術(shù)和性能更高的測(cè)試測(cè)量工具,以獲得更好的信號(hào)捕獲能力、測(cè)試精度等。

            DDR測(cè)試要點(diǎn)和難點(diǎn)

            鑒于DDR的stub(短線)拓?fù)浣Y(jié)構(gòu)和緊張的時(shí)序容限,在驗(yàn)證和測(cè)試中要求檢驗(yàn)多種指標(biāo),包括:電氣電源和信號(hào)電源質(zhì)量,噪聲、毛刺和地彈/地跳;時(shí)鐘信號(hào)質(zhì)量,上升時(shí)間和下降時(shí)間/slew rate ;命令、地址和數(shù)據(jù)有效窗口(建立/保持時(shí)間);DQS/DQ/時(shí)鐘偏斜。

            DDR數(shù)據(jù)速率的不斷提升使得存儲(chǔ)系統(tǒng)的信號(hào)完整性問題日益凸顯。因此必須將物理層的信號(hào)與系統(tǒng)級(jí)的時(shí)序關(guān)聯(lián)起來,避免時(shí)序沖突、協(xié)議背離、時(shí)鐘抖動(dòng)以及由總線引發(fā)的錯(cuò)誤,確保存儲(chǔ)系統(tǒng)準(zhǔn)確工作。需要關(guān)聯(lián)的時(shí)序包括:存儲(chǔ)器初始化時(shí)序;SDRAM模式寄存器操作(MSR);讀/寫數(shù)據(jù)有效窗口;休眠狀態(tài)的時(shí)序;普通工作狀態(tài)的時(shí)序。

            至于DDR測(cè)試的難點(diǎn),泰克的技術(shù)支持工程師余嵐最近在IIC-China的一場(chǎng)研討會(huì)中指出:“第一,DDR數(shù)據(jù)信號(hào)DQ和DQS是雙向的,所以讀信號(hào)和寫信號(hào)會(huì)同時(shí)出現(xiàn)在數(shù)據(jù)線上,比較難分離那些數(shù)據(jù)是讀數(shù)據(jù)哪些數(shù)據(jù)是寫數(shù)據(jù);第二,就是探測(cè)問題,DDR2或者3使用的是BGA封裝,測(cè)試管腳隱藏在芯片的底下,因此探頭的選擇非常重要。另外由于DDR2和DDR3速率非常高,所以對(duì)于帶寬和探測(cè)信號(hào)保真度要求就格外的高,而且很多時(shí)候我們光靠示波器已經(jīng)滿足不了測(cè)試的要求了,需要聯(lián)合比如邏輯儀等進(jìn)行協(xié)議和時(shí)序的聯(lián)合測(cè)試。”

            余嵐表示,帶寬/上升時(shí)間、采樣率、觸發(fā)方式、內(nèi)存軟件、探頭是DDR測(cè)試選擇示波器的重要考量指標(biāo),其中帶寬/上升時(shí)間是重中之重,包括連接、信號(hào)保真度。但需要聯(lián)合邏輯儀等設(shè)備時(shí),通道數(shù)和采樣率是最重要的考慮因素。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: DDR 測(cè)試技術(shù) 分析

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉