機(jī)載火控?cái)?shù)據(jù)采集技術(shù)需要滿足實(shí)時采集、實(shí)時傳輸、實(shí)時存儲以及方便下載的需求，以便于地面人員對獲取信息的處理。這樣可以更好的動態(tài)掌握飛機(jī)的作戰(zhàn)狀態(tài)，提高飛行訓(xùn)練效果和作戰(zhàn)能力。1553B數(shù)據(jù)總線作為航空電子綜合系統(tǒng)中信息交流的主干道，使機(jī)載數(shù)據(jù)能在復(fù)雜的環(huán)境中得以保存、交換。DSP作為高速性能的數(shù)據(jù)處理芯片，可以實(shí)現(xiàn)較高速率的數(shù)據(jù)采集。FPGA作為高速、復(fù)雜的組合邏輯和時序邏輯控制器件，更適合外圍電路的連接，將兩者組合使用，滿足了數(shù)據(jù)的高速傳輸與存儲。同時，隨著1553B數(shù)據(jù)總線協(xié)議標(biāo)準(zhǔn)的頒布，許多電器件公司開發(fā)了能將1553B數(shù)據(jù)總線與CPU相連接的相應(yīng)接口芯片。這樣，使得數(shù)據(jù)在傳輸過程中更加穩(wěn)定、高速、可靠。本文旨在探討采用DSP與相應(yīng)接口芯片BU-61864，設(shè)計(jì)相關(guān)電路來實(shí)現(xiàn)機(jī)載火控?cái)?shù)據(jù)的采集。

1 1553B數(shù)據(jù)總線

MIL_STD_1553B是軍工定義的數(shù)字時分制命令/響應(yīng)式多路傳輸數(shù)據(jù)總線，采用曼徹斯特Ⅱ編碼，半雙工工作方式，數(shù)據(jù)傳輸?shù)乃俾蕿?Mbps，能掛接31個遠(yuǎn)置終端，支持3種終端類型。該標(biāo)準(zhǔn)作為美國國防部武器系統(tǒng)集成和標(biāo)準(zhǔn)化管理的基礎(chǔ)之一，被廣泛應(yīng)用于飛機(jī)綜合航電系統(tǒng)、外掛物管理與集成系統(tǒng)，并逐步擴(kuò)展到飛行控制等系統(tǒng)及坦克、艦船、航天等領(lǐng)域。我國參照MIL_STD_1553B標(biāo)準(zhǔn)，于1987年頒布了相應(yīng)的軍用標(biāo)準(zhǔn)，即GJB-289A。

MIL_STD_1553B定義了連接在總線上的3種類型終端，即總線控制器(BC)、遠(yuǎn)程終端(RT)和總線監(jiān)視器(BM)。

1)總線控制器(Bus Controller簡稱BC)：總線控制器的功能就是控制總線上的數(shù)據(jù)流收發(fā)，數(shù)據(jù)總線上有很多BC，但是每次只能一個BC工作。而且一些RT也能擔(dān)任BC的工作。BC發(fā)送命令給RT，接收并確認(rèn)命令之后，RT給出響應(yīng)。

2)遠(yuǎn)程終端(Remote Terminal簡稱RT)：RT是一個采用1553B數(shù)據(jù)總線連接各式各樣子系統(tǒng)的設(shè)備，RT接收BC傳送的命令、檢測錯誤并且反饋錯誤，即要對BC作出響應(yīng)。

RT特征如下：

①一條數(shù)據(jù)總線可以連接多達(dá)31個RT。

②每一個RT可以有多達(dá)31個子RT。

③RT只有當(dāng)接收并確認(rèn)BC的命令之后，才會作出響應(yīng)，屬于被動式。

3)總線監(jiān)控(Bus Monitor簡稱BM)：BM監(jiān)聽總線上的所有數(shù)據(jù)傳輸并且記錄指定的消息。他們的連接如圖1所示。

1553總線上的數(shù)據(jù)是以串行數(shù)字脈沖編碼調(diào)制的格式進(jìn)行傳輸，采用的是曼徹斯特Ⅱ雙相電平碼作為數(shù)據(jù)的編碼格式。邏輯1電平由I/O編碼組成(即一個正脈沖后面緊跟著一個負(fù)脈沖)，邏輯0由0/1編碼組成(即一個負(fù)脈沖后面緊跟著一個正脈沖)。

1553B總線上的信息是以字的形式傳輸?shù)?。包括一個3位的同步位、16位信息位以及一位奇偶校驗(yàn)位?？偩€上的字共有3種類型：命令字、數(shù)據(jù)字、狀態(tài)字。他們的具體格式如圖2所示。

2 硬件選擇

2.1 TMS320C6713芯片介紹

DSP芯片選用TI公司生產(chǎn)的TMS320C6713，該芯片為TMS320C6000系列DSP平臺上產(chǎn)生的新的浮點(diǎn)型芯片。其有225 MHz的高速運(yùn)行速度，提供13.5億次/秒浮點(diǎn)運(yùn)算，18億/秒的指令操作。而且，C6713使用2級緩存的架構(gòu)以及強(qiáng)大多樣化的外設(shè)集：1級程序緩存是一個4 kB的直接映射高速緩存，1級數(shù)據(jù)高速緩存是一個4 kB的2路組相聯(lián)高速緩存。2級內(nèi)存和緩存有一個256 kB的存儲空間，在程序和數(shù)據(jù)之間共享。這個256 kB存儲器中64 kB可以配置為寄存器、高速緩存或者兩個的組合，192 kB作為對應(yīng)的SRAM?？梢?，C6713應(yīng)用非常靈活。外設(shè)集包括2個多通道緩沖串行端口(McBSPs)，2個內(nèi)部集成電路(I2C)總線，一個專用通用輸出/輸出(GPIO)模塊。2個通用定時器，主機(jī)接口(HPI)，以及1個能夠與SDRAM、SBSRAM、異步外設(shè)無縫連接的外部存儲器接口(EMIF)，增強(qiáng)型直接內(nèi)存訪問(EDMA)控制器(16個獨(dú)立通道)。

C6713有著非常好的運(yùn)算能力、高效的指令集、智能外設(shè)、大容量的片內(nèi)存儲器和大范圍的尋址能力。因此，更適合用于對運(yùn)算能力和存儲量有較高要求的場合。

2.2 BU-61864芯片介紹

由于本文選用的DSP芯片C6713的I/O電平為3.3 V，為簡化硬件電路設(shè)計(jì)，選用DDC公司的全3.3 V的1553B協(xié)議芯片BU-61864，這樣無需電平轉(zhuǎn)換，大大提高設(shè)計(jì)效率和減少相關(guān)工作器件。BU-61864芯片內(nèi)部集成了雙收發(fā)器、編/解碼器、協(xié)議邏輯、內(nèi)存管理和中斷控制邏輯，支持BC/RT/MT模式，還提供了一個4kB的內(nèi)部共享靜態(tài)RAM和與處理器總線之間的緩沖接口，并且有可擴(kuò)展的4K*17bitRAM，兩個1553B收發(fā)器芯片。

BU-61864有靈活的接收/存儲器接口，能完全實(shí)現(xiàn)1553B協(xié)議所規(guī)定的消息傳輸外，還具有較強(qiáng)的消息管理能力，能全面兼容1553B協(xié)議。其功能結(jié)構(gòu)框圖如圖3所示。

3 硬件接口電路設(shè)計(jì)

本系統(tǒng)由DSP主導(dǎo)，1553B協(xié)議部分由BU-61864協(xié)議芯片完成，外接邏輯電路由FPGA器件完成。其中DSP控制BU-61864的初始化以及消息的讀取和處理。FPGA實(shí)現(xiàn)信號的控制和譯碼。而在DSP對BU-61864相關(guān)寄存器的控制和配置后，它可以工作在BC、RT或BM等模式下。在本次操作中，因?yàn)橹恍枰涗泚碜詸C(jī)載火控系統(tǒng)的所有數(shù)據(jù)，因此只工作在總線監(jiān)視器模式下即可。

當(dāng)BU-61864接收到一個消息后，產(chǎn)生一個中斷信號，該中斷信號就會向C6713發(fā)送一次中斷申請，C6713響應(yīng)中斷，并向相關(guān)寄存器做出配置。在BU-61864和C6713之間的控制邏輯電路由可編程邏輯芯片F(xiàn)PGA實(shí)現(xiàn)。控制邏輯電路包括地址譯碼電路和邏輯控制電路。其中地址譯碼電路功能是對接口芯片所使用的C6713存儲器和BU-61864存儲器進(jìn)行地址選擇和譯碼;而邏輯控制電路功能是產(chǎn)生BU-61864所需要的控制信號以及提供給C6713中斷信號、握手信號、插入等待信號。所有的數(shù)據(jù)總線和地址總線，以及控制信號、中斷信號都是由C6713和BU-61864提供給控制邏輯電路。它們的具體電路連接如圖4所示。