2.1 DDS信號輸出

　　本文采用ADI公司的高性能DDS芯片AD9858。DDS芯片AD9858具有頻率轉(zhuǎn)換時間短，輸出頻帶寬的優(yōu)點，能夠滿足對低相位噪聲、低雜散噪聲、快速頻率切換以及寬帶線性掃描的要求。參考AD9858產(chǎn)品手冊并結(jié)合系統(tǒng)要求輸出頻段考慮，本設(shè)計中采用AD9858輸出128.125MHz～183.375MHz頻段，該段頻譜雜散指標(biāo)較小，經(jīng)過4倍頻后能達(dá)到系統(tǒng)輸出的帶寬。

　　DDS輸出信號的質(zhì)量取決于參考時鐘信號的性能。從追求頻率合成器的性能角度，應(yīng)選用高性能的晶振通過倍頻產(chǎn)生DDS時鐘。但考慮到晶振倍頻電路較復(fù)雜且本系統(tǒng)對頻率合成器的相位噪聲指標(biāo)沒有過高的要求，AD9858的時鐘信號通過鎖相環(huán)電路鎖定輸出1GHz產(chǎn)生，如圖2所示。鎖相環(huán)電路采用ADF4351芯片，該芯片集成了VCO和PLL，其基準(zhǔn)時鐘由100MHz高穩(wěn)定度晶體振蕩器提供，環(huán)路濾波器由ADIsimPLL軟件進(jìn)行仿真設(shè)計。

　　DDS通過單片機(jī)控制，PLL產(chǎn)生的1GHz作為工作時鐘信號，輸出信號頻率128.125MHz～183.375MHz。為了抑制DDS輸出的雜散，在其輸出后加入6階反切比雪夫模型的低通濾波器，經(jīng)過調(diào)試后帶內(nèi)平坦度較好，輸出經(jīng)過放大器以及π衰來調(diào)節(jié)功率后進(jìn)入后端倍頻鏈路。

　　2.2 DDS倍頻鏈路

　　DDS輸出信號范圍128.125MHz～183.375MHz，經(jīng)過2次的二倍頻產(chǎn)生512.5～737.5MHz的信號。為保證輸出信號的雜散指標(biāo)，每次倍頻后需通過帶通濾波器濾除基波和諧波信號。此外由于倍頻器采用的倍頻器均為無源倍頻器，存在較大倍頻損耗，所以每次倍頻后需要通過放大器將信號功率放大。信號通過放大器也會產(chǎn)生諧波，所以在每級放大器也應(yīng)設(shè)計濾波器濾除諧波保證雜散指標(biāo)。

　　二倍頻器采用AMK-2-13+，其輸入頻率范圍為10MHz~500MHz，輸出頻率為20MHz~1000MHz，變頻損耗為11.4dB。第一級倍頻時，對基波128.125MHz～183.375MHz抑制度為43dBc左右，對三次諧波的抑制度為59dBc，對四次諧波的抑制度為15dBc左右。通過反切比雪夫模型搭建的帶通濾波器對其諧波進(jìn)行進(jìn)一步抑制，出來的信號再通過放大器和π衰調(diào)節(jié)功率后，濾波進(jìn)入下一級倍頻。第二級倍頻時，AMK-2-13+對基波256.25MHz～366.75MHz抑制度為36dBc，對其三次諧波的抑制度為47dBc，對其四次諧波的抑制度為16dBc。倍頻后信號采用Mini公司的濾波器芯片進(jìn)行濾波，再通過放大器調(diào)節(jié)功率。

　　2.3 混頻本振信號的產(chǎn)生

　　本設(shè)計PLL產(chǎn)生的4個點頻源分別是6.0GHz、6.075GHz、6.15GHz、6.225GHz，用作最后上變頻的本振信號。4個鎖相環(huán)電路均采用ADI公司的ADF4108鎖相環(huán)芯片，使用ADIsimPLL軟件對鎖相環(huán)路中的環(huán)路濾波器進(jìn)行仿真設(shè)計。VCO選擇Hittite公司的HMC358MS8G芯片，其輸出功率+11dBm，相噪-110dBc/Hz @100kHz。

　　2.4 混頻輸出

　　DDS倍頻后輸出的信號分別進(jìn)入混頻器與PLL產(chǎn)生的四個固定頻點本振進(jìn)行上變頻?；祛l器采用基于GaAs工藝的雙平衡混頻器HMC220MS8，其中頻工作范圍為DC～4GHz，本振在5GHz～10GHz內(nèi)時變頻損耗為7dB，它本振到射頻的隔離度為25dB，本振到中頻的隔離度為28dB，輸入1dB壓縮點為8dBm左右。經(jīng)過上變頻后需要通過帶通濾波器將混頻產(chǎn)生的各項諧波以及泄露到射頻段的本振信號濾除。帶通濾波器選擇采用定制的腔體濾波器，因其性能穩(wěn)定可靠，帶內(nèi)幅頻特性平坦，插入損耗小，帶外抑制度高，可用于較大功率，能更好地濾除帶外干擾信號，保證最終的頻率輸出低雜散。

　　3 實物圖以及測試結(jié)果

　　本設(shè)計實物電路采用微波多層印制板電路結(jié)構(gòu)，合理布局，將4路混頻輸出端分別布在了四個邊角上，最大限度地減少了輸出信號間的相互串?dāng)_。在整塊電路板上采用多點，大面積就近接地，以避免地線上形成干擾。PCB板上每個引腳出都加了去耦電容以加強(qiáng)電路的抗噪性能。