色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > C波段寬帶捷變頻率綜合器設(shè)計(jì)

          C波段寬帶捷變頻率綜合器設(shè)計(jì)

          作者:張子軒 彭浩 時(shí)間:2014-09-25 來源:電子產(chǎn)品世界 收藏
          編者按:  摘要:本文介紹了一種C波段寬帶捷變頻率綜合器的設(shè)計(jì)方法,采用直接數(shù)字頻率合成器(DDS)實(shí)現(xiàn)頻率捷變,采用倍頻鏈路擴(kuò)展輸出帶寬,通過與鎖相環(huán)(PLL)合成產(chǎn)生的本振信號(hào)混頻將輸出頻率搬移到C波段。論述了DDS時(shí)鐘電路、倍頻鏈路以及混頻部分的設(shè)計(jì)方法,并給出了達(dá)到的主要技術(shù)指標(biāo)和測試結(jié)果。   引言   頻率合成器是現(xiàn)代通訊系統(tǒng)必不可少的關(guān)鍵電路, 是電子系統(tǒng)的主要信號(hào)源,是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。隨著系統(tǒng)對(duì)頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個(gè)數(shù)的要求越來越高,高穩(wěn)定、低相位噪聲、

            摘要:本文介紹了一種寬帶捷的設(shè)計(jì)方法,采用直接數(shù)字頻率()實(shí)現(xiàn)頻率捷變,采用倍頻鏈路擴(kuò)展輸出帶寬,通過與鎖相環(huán)()合成產(chǎn)生的本振信號(hào)混頻將輸出頻率搬移到。論述了時(shí)鐘電路、倍頻鏈路以及混頻部分的設(shè)計(jì)方法,并給出了達(dá)到的主要技術(shù)指標(biāo)和測試結(jié)果。

          本文引用地址:http://cafeforensic.com/article/263364.htm

            引言

            頻率是現(xiàn)代通訊系統(tǒng)必不可少的關(guān)鍵電路, 是電子系統(tǒng)的主要信號(hào)源,是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。隨著系統(tǒng)對(duì)頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個(gè)數(shù)的要求越來越高,高穩(wěn)定、低相位噪聲、低雜散,小步進(jìn)和高速變頻是頻率發(fā)展的主要趨勢。

            當(dāng)前主流的頻率合成方法分為鎖相環(huán)頻率合成()和直接數(shù)字合成()兩種。其中鎖相環(huán)電路輸出頻率高,相位噪聲好,其缺點(diǎn)是頻率分辨率低,頻率跳變時(shí)間較長。而DDS有極好的頻率分辨率,高速的頻率切換時(shí)間,很好的相位噪聲,但它輸出頻率較低,雜散信號(hào)較多。

            1 頻率合成方案的分析

            本課題的研究背景來源于某接收機(jī)項(xiàng)目,為收發(fā)模塊提供中一定范圍內(nèi)小步進(jìn)快速連續(xù)可變的跳頻源信號(hào)。

            由于DDS芯片具有頻率步進(jìn)小,切換迅速的特點(diǎn),成為捷的必然選擇。但是目前DDS芯片的直接輸出頻率無法到達(dá)C波段,需通過一定的頻率合成方案實(shí)現(xiàn),目前基于DDS技術(shù)的頻率合成方案主要有以下3種。

            1.1 DDS直接激勵(lì)方案

            DDS的輸出作為鎖相環(huán)電路的基準(zhǔn)頻率,PLL電路鎖相倍頻得到輸出頻率。利用DDS的高分辨率實(shí)現(xiàn)小的頻率步進(jìn)來改變參考頻率,同時(shí)PLL的帶通特性也能抑制部分DDS的輸出雜散。

            這種方法具有高頻率分辨率和低雜散的優(yōu)點(diǎn)。不過不足的是頻率的切換時(shí)間由鎖相環(huán)的環(huán)路濾波器的帶寬決定,頻率切換速度不夠快。

            1.2 DDS+PLL環(huán)外混頻合成方案

            直接數(shù)字合成產(chǎn)生的信號(hào),通過與鎖相環(huán)PLL環(huán)外混頻將DDS輸出的頻譜搬移到較高的頻段。

            這種方法保留了DDS頻率分辨率高和頻率切換速度快的優(yōu)點(diǎn),同時(shí)將輸出頻率擴(kuò)展到更高頻段,PLL只產(chǎn)生固定頻點(diǎn),相位噪聲低。其缺點(diǎn)是:1、DDS產(chǎn)生的近端雜散會(huì)通過混頻過程而搬移到輸出頻段內(nèi),較難濾除?;祛l器的引入也可能產(chǎn)生其他非線性雜散。2、DDS的直接輸出頻譜只是相當(dāng)于發(fā)生了搬移,輸出頻率的帶寬仍然等于DDS的直接輸出帶寬,DDS直接輸出帶寬相對(duì)較窄,該方法不能擴(kuò)展頻段,當(dāng)所需輸出帶寬超過DDS輸出帶寬范圍時(shí)無法利用該方法實(shí)現(xiàn)。

            1.3 DDS+倍頻頻率合成方案

            直接將DDS的輸出頻率倍頻到更高的頻點(diǎn),利用倍頻鏈路來將DDS的輸出頻率倍頻到所需輸出頻率,同時(shí)也能擴(kuò)展DDS的輸出帶寬。

            該方案能輸出較多頻點(diǎn),獲得較高的頻率轉(zhuǎn)換時(shí)間以及較寬的輸出頻帶。但這種方法也存在其缺點(diǎn):DDS直接倍頻的過程可能會(huì)將DDS自身的雜散信號(hào)放大,同時(shí)倍頻器也會(huì)產(chǎn)生各次諧波,需要在倍頻鏈路中設(shè)計(jì)濾波器組來有效抑制輸出雜散,該方案電路較復(fù)雜,調(diào)試起來較麻煩。

            2 系統(tǒng)要求以及C波段捷變頻率合成器的實(shí)現(xiàn)

            系統(tǒng)要求頻率合成器能夠快速切換頻率,頻率步進(jìn)小,雜散指標(biāo)良好,要求分別產(chǎn)生4路輸出頻率信號(hào)6.5125~6.7375GHz、6.5875~6.8125GHz、6.6625~6.8875GHz、6.7375~6.9625GHz,雜散抑制優(yōu)于-50dBc。

            根據(jù)頻率合成器指標(biāo),輸出帶寬大于200MHz,雖然DDS直接輸出帶寬大于200MHz,但考慮到DDS在寬頻帶輸出時(shí)雜散特性不好,選擇DDS輸出中雜散指標(biāo)較好的一段使用,再通過倍頻來擴(kuò)展輸出帶寬。

            系統(tǒng)所需求的輸出頻率要求達(dá)到6.5GHz以上,如果直接通過DDS倍頻達(dá)到所需頻率,則需要倍頻的倍數(shù)相對(duì)較高,對(duì)應(yīng)倍頻鏈路的設(shè)計(jì)較為復(fù)雜,難以保證輸出信號(hào)的頻譜純度。綜合考慮,選擇采用DDS+倍頻技術(shù)+上變頻技術(shù)以便得到所需要的寬帶捷變頻率信號(hào)。DDS倍頻輸出后再與鎖相環(huán)產(chǎn)生的較高頻點(diǎn)的本振進(jìn)行混頻得到最終的輸出頻率信號(hào),系統(tǒng)框圖如圖1所示。

          混頻器相關(guān)文章:混頻器原理
          鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

          上一頁 1 2 3 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉