色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

    

      

          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	ddr2 sdram
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          基于NiosⅡ的圖像采集和顯示的實現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　摘 要：采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。
　　關(guān)鍵詞：DMA  Avalon數(shù)據(jù)流模式  SDRAM
　　隨著大規(guī)模集成電路設(shè)計技術(shù)的進(jìn)步、制造工藝水平的提高以及單個芯片上的邏輯門數(shù)的增加，嵌入式系統(tǒng)設(shè)計變得日益復(fù)雜。把整個系統(tǒng)集成到一個芯片上,即片上系統(tǒng)SoC(System on Chip)技術(shù)是當(dāng)前嵌入式系統(tǒng)設(shè)計的一個研究熱點。在Altera公司提供的
            • 
                    	                        
          • 關(guān)鍵字：
                        SoC  DMA  Avalon數(shù)據(jù)流模式  SDRAM                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在DDR3 SDRAM存儲器接口中使用調(diào)平技術(shù)
          
                                                            
                                        
            
                    	
          • 　　引言
　　DDR3 SDRAM存儲器體系結(jié)構(gòu)提高了帶寬，總線速率達(dá)到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結(jié)構(gòu)的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調(diào)平技術(shù)是關(guān)鍵。如果FPGA I/O結(jié)構(gòu)中沒有直接內(nèi)置調(diào)平功能，和DDR3 SDRAM DIMM的接口會非常復(fù)雜，成本也高，需要采用大量的外部元件。那么，什么是調(diào)平技術(shù)，這一技
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  存儲器  DDR3  SDRAM                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          SDRAM接口的VHDL設(shè)計
          
                                                            
                                        
            
                    	
          • 　　RAM（隨機存取存儲器　是一種在電子系統(tǒng)中應(yīng)用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導(dǎo)體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動態(tài)RAM)，RAM的容量越來越大、速度越來越高，可以說存儲器的容量和速度已經(jīng)成為半導(dǎo)體工業(yè)水平的標(biāo)志。
　　１ 任務(wù)背景
　　SDRAM具有大容量和高速的優(yōu)點，目前其存取速度可以達(dá)到100～133MHz，單片容量可以達(dá)到64Mbit或更高
            • 
                    	                        
          • 關(guān)鍵字：
                        VHDL  SDRAM  存儲器  微處理器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          存儲之危 Computex 08是否意味著漲價
          
                                                            
            
                    	
          • 　Computex除了是IT界的盛會外，還是內(nèi)存廠商的盛會。因為臺灣上有南亞、力晶等為首的內(nèi)存顆粒廠商坐鎮(zhèn)，下有威剛、宇瞻、金邦等著名品牌活躍。除此之外，海盜船、金士頓等美資企業(yè)也都非常重視臺北電腦展。去年的展會上，這些內(nèi)存廠商給我們留下了非常深刻的印象。那么在內(nèi)存面臨危機的2008年，Computex是否會預(yù)示存儲漲價呢？
　　DDR2內(nèi)存價格的不斷壓低，使得本身利潤巨大的存儲廠商舉步維艱。早些時候，Hynix、三星等顆粒廠商曾和下有品牌廠商商討如何提高存儲價格來提升利潤，但我們從終端市場上卻并沒有看
            • 
                    	                        
          • 關(guān)鍵字：
                        Computex  DDR2  內(nèi)存  固態(tài)硬盤                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          高速嵌入式視頻系統(tǒng)中SDRAM時序控制分析
          
                                                            
                                        
            
                    	
          • 　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。
　　但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。
　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時序補償機制，設(shè)計了一個方便使
            • 
                    	                        
          • 關(guān)鍵字：
                        SDRAM  數(shù)字電視                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          全球半導(dǎo)體標(biāo)準(zhǔn)組織委員會會議在上海舉行 推動存儲工業(yè)新標(biāo)準(zhǔn)制定
          
                                                            
            
                    	
          • 　　隨著筆記本電腦、手機等移動終端以及家用數(shù)碼產(chǎn)品的大規(guī)模增長，器的移動性和能耗問題已廣泛受到業(yè)界關(guān)注。日前，(全球半導(dǎo)體組織)委員會會議在上海舉行，推動存儲工業(yè)新標(biāo)準(zhǔn)制定。
　　在過去五年內(nèi)，JEDEC曾與中國半導(dǎo)體行業(yè)組織合作，促進(jìn)中國及世界的半導(dǎo)體行業(yè)標(biāo)準(zhǔn)。例如中國電子標(biāo)準(zhǔn)協(xié)會(CESA)，中國半導(dǎo)體行業(yè)協(xié)會(CSIA)與中國電子標(biāo)準(zhǔn)研究所(CESI)等。
　　我國企業(yè)已占JEDEC會員數(shù)的20%，而且數(shù)目還在增長。JEDEC本次會議主要研究了DDR3 SDRAM（第三代雙倍速率同步動態(tài)隨機存儲
            • 
                    	                        
          • 關(guān)鍵字：
                        SDRAM  DRAM                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
          
                                                            
                                        
            
                    	
          • 實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera公司Cyclone系列的FPGA完成了對DDR SDRAM的控制，以狀態(tài)機來描述對DDR SDRAM的各種時序操作，設(shè)計了DDR SDRAM的數(shù)據(jù)與命令接口。用控制核來簡化對DDR SDRAM的操作，并采用自頂至下模塊化的設(shè)計方法，將控制核嵌入到整個數(shù)據(jù)采集系統(tǒng)的控制模塊中，完成了數(shù)據(jù)的高速采集、存儲及上傳。使用開發(fā)軟件Quartus II中內(nèi)嵌的邏輯分析儀SignalTap II對控制器的工作流程進(jìn)行了驗證和調(diào)試。最終采集到的
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  DDR SDRAM  數(shù)據(jù)采集                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Microchip推出用于DDR2及DDR3 DIMM模塊的SPD EEPROM
          
                                                            
                                        
            
                    	
          • 　　Microchip Technology Inc.宣布推出全新系列串行存在檢測 (Serial Presence Detect，簡稱SPD) EEPROM器件。它們既能支持現(xiàn)今高速個人計算機中最新的雙倍數(shù)據(jù)速率 (DDR2) DIMM模塊，還可支持未來的DDR3 DIMM模塊。新器件編號分別為34AA02、34LC02以及34VL02 (34XX02)，符合SPD EEPROM器件最新的JEDEC標(biāo)準(zhǔn)，其中34VL02可支持業(yè)界任何一款SPD EEPROM 的最低工作電壓范圍(1.5V至3.6V) 。
            • 
                    	                        
          • 關(guān)鍵字：
                        Microchip DDR2                           
            • 
                   	
          
                    
          
                
          
                                
          
                    
          片上SDRAM控制器的設(shè)計與集成
          
                                                            
            
                    	
          • 　　隨著設(shè)計與制造技術(shù)的發(fā)展,集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設(shè)計技術(shù)。SoC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本,縮短開發(fā)周期,提高產(chǎn)品的競爭力,是工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。目前國內(nèi)也加大了在SoC 設(shè)計以及IP 集成領(lǐng)域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設(shè)計所集成的片上SDRAM 控制器模塊設(shè)計與實現(xiàn)。
　　1 　ICT-E32 體系結(jié)構(gòu)
　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
            • 
                    	                        
          • 關(guān)鍵字：
                        SoC  SDRAM  控制器  MCU和嵌入式微處理器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA與DDR3 SDRAM的接口設(shè)計
          
                                                            
            
                    	
          •     DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計呢？ 　　關(guān)鍵字：均衡（leveling） 　　如果FPGA&nbs
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  DDR3  SDRAM  接口  模擬IC  電源                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          DRAM現(xiàn)貨市場持續(xù)走弱 合約市場交易冷清
          
                                                            
            
                    	
          • 　　現(xiàn)貨市場DDR2價格方面持續(xù)走弱;而DDR則因供應(yīng)不足價格緩步盤堅。DDR2512MbeTT跌至1美元左右的新低價之后，暫時止跌并微幅反彈，在1.02至1.05美元震蕩，以1.03美元做收，跌幅為5.5%;DDR2512Mb667MHz則滑落至1.35美元，下跌2.9%。在DDR1市場方面，由于現(xiàn)貨市場供給數(shù)量仍舊不足，上周也曾出現(xiàn)缺貨狀況，價格持續(xù)小幅上揚，DDR512Mb400MHz以2.66美元做收，上漲5.6%。
　　十月份合約市場相當(dāng)清淡，OEM拿貨意愿低落，部分廠商甚至認(rèn)為，倘若預(yù)期十一
            • 
                    	                        
          • 關(guān)鍵字：
                        嵌入式系統(tǒng)  單片機  DDR2  DRAM  NAND  MCU和嵌入式微處理器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          高速嵌入式視頻系統(tǒng)中SDRAM時序控制分析
          
                                                            
            
                    	
          • 　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。
　　但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。
　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時序補償機制，設(shè)計了一個方便使
            • 
                    	                        
          • 關(guān)鍵字：
                        嵌入式系統(tǒng)  單片機  SDRAM  時序控制  MCU和嵌入式微處理器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          集邦：9月下旬DRAM合約價格預(yù)計下滑10%
          
                                                            
            
                    	
          • DRAM現(xiàn)貨市場需求不佳，整體報價呈現(xiàn)下跌的情形。DDR2512Mb667MHz下跌幅度達(dá)7.8%，價格下跌至1.54美元。其余顆粒報價皆呈現(xiàn)微幅下跌，DDR2eTT下跌至1.31美元。 8月以來由于市場需求不振以及買賣雙方抱持觀望的態(tài)度，使得價格持續(xù)緩跌。然而當(dāng)DDR2eTT價格跌破5月低點后，部分分銷商及模塊廠開始備貨，使得現(xiàn)貨價格出現(xiàn)反彈，間接帶動了些許買氣。而合約市場方面，由于現(xiàn)貨價格快速下跌，加上PCOEM廠商已經(jīng)備足旺季所需的庫存水位，因此部份OEM廠商于9月上旬所談妥的合約數(shù)量有砍單的動作。
            • 
                    	                        
          • 關(guān)鍵字：
                        嵌入式系統(tǒng)  單片機  DRAM  DDR  DDR2  MCU和嵌入式微處理器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          DRAM價格跌至新低 分析師稱還可能進(jìn)一步下滑
          
                                                            
            
                    	
          • 據(jù)國外媒體報道，所有想為自己電腦增加更多內(nèi)存的人都贏得了來自DRAM行業(yè)的禮物--激烈競爭使得內(nèi)存價格猛跌，行業(yè)分析師預(yù)測，DRAM價格還將進(jìn)一步下降。  使用最廣泛的512MB DDR2 667MHz芯片的合約價格已比兩周前下跌了12.5%，周二時跌至1.75美元，創(chuàng)下了DRAMeXchange今年記錄的新低。DRAMeXchange公司運營一家對內(nèi)存芯片進(jìn)行網(wǎng)上交易的網(wǎng)站。  這條重大新聞將對用戶產(chǎn)生三個重大影響：第一，DRAM價格下跌將增加惠普和戴爾這類電腦制
            • 
                    	                        
          • 關(guān)鍵字：
                        嵌入式系統(tǒng)  單片機  DRAM  DDR  DDR2  存儲器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          SDRAM通用控制器的FPGA模塊化設(shè)計
          
                                                            
            
                    	
          • 引言       同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時序，成為開發(fā)過程中困擾設(shè)計人員主要因素，進(jìn)而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
            • 
                    	                        
          • 關(guān)鍵字：
                        工業(yè)控制  嵌入式系統(tǒng)  單片機  FPGA  SDRAM  嵌入式  工業(yè)控制                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共202條
	12/14		|‹
			«
																																																										5																6																7																8																9																10																11																12																13																14							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473