當設計的系統(tǒng)需要對數字信號進行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設計方案通用性好，且還有各種較為成熟的 DSP算法可以參考。但是，這類方案通常是雙核設計，即采用通用控制器（MCU）加上通用 DSP處理器實現，在實現系統(tǒng)時開發(fā)的復雜程度、難度都較大，也難以滿足定制特殊處理的需要。為了解決這些問題，人們開始尋求新的設計方案，基于通用處理器加上FPGA（大規(guī)?？删庨T陣列）的架構方案逐漸成為主流，在新的方案中通用控制器完成控制和管理功能，專用的數字信號處理和組
關鍵字：
FPGA DSP 實踐
如今，即使低成本FPGA也能提供遠遠大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時鐘速度處理信號。不過，直到現在，音頻信號處理中還很少需要用到這些功能。串行實現千
關鍵字：
FPGA 音頻 采樣率 轉換
隨著數字化浪潮的深入，具有混合信號功能的芯片越來越多地出現在人們的生活中。通訊領域的MODEM(如ADSL)，CODEC和飛速發(fā)展的手機芯片，視頻處理器領域的MPEG，DVD 芯片，都是具有混合信號功能的芯片，其特點是處理速度高、覆蓋的頻率范圍寬，芯片的升級換代周期日益縮短。這就要求測試系統(tǒng)具有更高的性能和更寬的頻帶范圍，而且需要靈活的架構來應對不斷升級的芯片測試需求，以便有效降低新器件的測試成本。此外，混合信號芯片種類繁多，各種具有混合信號的芯片已經廣泛運用到生產和生活的各個領域，而不同的應用領域，其工
關鍵字：
測試系統(tǒng) 設計 信號 混合 DSP 頻帶 基于 數字信號
“采用SERDES(串行/解串器)技術后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔了協(xié)議棧的處理，RapidIO減少了原來僅用于在系統(tǒng)中傳輸數據的寶貴DSP周期?！盨hippen說，“例如，多個飛思卡爾公司的StarCorebase
關鍵字：
性能 陣列 DSP 提高 RapidIO RapidIO
1．技術趨勢
關鍵字：
計算 體系結構 配置 技術 無線電 軟件 DSP FPGA
無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應等等，各種不同因素都在迅速推動系統(tǒng)設計人員關注節(jié)能問題。一項有關設計優(yōu)先考慮事項的最新調查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在
關鍵字：
FPGA 功耗 設計技術
本文的主要目的就是介紹多天線多載波數字上下變頻的FPGA實現方法,以及Altera提供的一種數字信號處理的工具,DSP BUILDER。
關鍵字：
FPGA 實現 變頻 上下 載波 數字 天線 數字信號
Tensilica日前宣布，授權海思半導體Xtensa系列可配置數據處理器(DPU)及ConnX™ DSP(數據信號處理)IP核。海思將在網絡設備芯片的設計中使用Tensilica的DPU和DSP內核。
海思半導體副總裁Teresa He表示：“在選擇Tensilica之前我們對可授權的DSP IP核進行了全面的考察和評估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時又擁有卓越的靈活性和可配置性，給予海思半導體產品很強的差異化能力，帶給我
關鍵字：
Tensilica DPU DSP 內核
Altera公司今天宣布，開始量產發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網市場等多種大批量應用目前廣泛采用了Arria II GX FPGA。
Arria II GX FPGA現在量產發(fā)售EP2AGX45和EP2AGX65，它們分別具有45K邏輯單元(LE)和65K LE。對于接入設備、遠程射頻前端、HD視頻攝像機和保密設備等低成本
關鍵字：
Altera 40納米 Arria FPGA
賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。
據悉，目前過高的ASIC設計和制造成本、快速演化的相關標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經濟不景氣且員工數量減少的狀況相互交織，令當前的現實環(huán)境雪上加霜，迫使電子產品設計人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術勢在必行的重要驅動因素。
同時，功耗管理及其對系統(tǒng)成本和性能的影響也是當前電子系統(tǒng)設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗
關鍵字：
Xilinx FPGA
據韓聯社(Yonhap)報導，全球最大計算機存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴大代工合作協(xié)議，進展至28奈米制程。
在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術制造可編程邏輯芯片(FPGA)裝置。
關鍵字：
三星電子 28納米 FPGA
基于SBC+DSP 的嵌入式系統(tǒng)設計與應用,根據嵌入式系統(tǒng)知識，利用其優(yōu)點，針對星圖識別的特征，設計一種以SBC+DSP為硬件平臺的嵌入式系統(tǒng)，通過試驗驗證，系統(tǒng)能夠滿足星圖識別大數據量、實時響應速度和高可靠性的要求。
關鍵字：
設計 應用 系統(tǒng) 嵌入式 SBC DSP 基于 數字信號
本文首先簡單的介紹了總線的發(fā)展，從而引出一種新型的串行點對點交換結構RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個RapidIO IP 上，從而實現了DSP與RapidIO 網絡的互聯。
關鍵字：
RapidIO 網絡互聯 DSP 實現 FPGA 基于 RapidIO
日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數字信號處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構，該架構在業(yè)界性能最高的 CPU 中同時集成了定點和浮點功能。TI 全新的多內核 SoC 運行頻率高達 1.2GHz，引擎性能高達 256 GMACS 和 128 GFLOPS，與市場中現有的解決方案相比，能夠實現 5 倍的性能提升，從而可為廠商加速無線基站、媒體網關以及視頻基礎架構設備等基礎局端產品的開發(fā)提供通用平臺。
知名的技術分析公司 BDTI 在其《InsideDSP》通訊中
關鍵字：
TI DSP SoC
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473