色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-to-asic

          采用FPGA和以太網(wǎng)技術(shù)的X射線安檢設(shè)備控制器設(shè)計(jì)

          • 采用FPGA和以太網(wǎng)技術(shù)的X射線安檢設(shè)備控制器設(shè)計(jì),本文設(shè)計(jì)了基于FPGA的X射線安檢設(shè)備控制器,該控制器通過(guò)加載Thin TCP/IP接入以太網(wǎng),使得多臺(tái)PC共同對(duì)可疑物品的圖像數(shù)據(jù)進(jìn)行分析,進(jìn)而提高鑒別精度?! 」ぷ髟砑翱刂埔蟆 射線安檢設(shè)備主要由X射線源、傳送
          • 關(guān)鍵字: 設(shè)備  控制器  設(shè)計(jì)  安檢  射線  FPGA  以太網(wǎng)  技術(shù)  采用  

          基于FPGA的CCD驅(qū)動(dòng)設(shè)計(jì)

          • 以Atmel公司的面陣CCD-TH7888A圖像傳感器為例,在研究了CCD結(jié)構(gòu)和驅(qū)動(dòng)時(shí)序圖的基礎(chǔ)上提出基于FPGA的驅(qū)動(dòng)脈沖設(shè)計(jì)方法和硬件電路實(shí)現(xiàn)。使用VHDL語(yǔ)言對(duì)驅(qū)動(dòng)時(shí)序發(fā)生器進(jìn)行了硬件描述,并采用Quartus 5.O對(duì)設(shè)計(jì)的驅(qū)動(dòng)時(shí)序發(fā)生器進(jìn)行仿真。試驗(yàn)結(jié)果表明,涉及的驅(qū)動(dòng)電路可以滿足面陣CCD-TH7888A的各項(xiàng)驅(qū)動(dòng)要求。
          • 關(guān)鍵字: FPGA  CCD  驅(qū)動(dòng)設(shè)計(jì)    

          FPGA易測(cè)試性分析

          • FPGA易測(cè)試性分析,現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求,而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛,因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變
          • 關(guān)鍵字: 分析  測(cè)試  FPGA  

          基于CPLD的壓電生物傳感器檢測(cè)電路設(shè)計(jì)

          • 介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測(cè)電路。該檢測(cè)電路以高性能CPLD(MAX7128)...
          • 關(guān)鍵字: FPGA  CPLD  生物傳感器  檢測(cè)電路  

          基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

          • 基于FPGA及DSP Builder的VGA接口設(shè)計(jì),本文基于DSP Builder的VGA接口設(shè)計(jì)方法,對(duì)VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)需求進(jìn)行了介紹,并在硬件平臺(tái)下實(shí)現(xiàn)一維與二維信號(hào)的顯示。

            VGA接口標(biāo)準(zhǔn)

            VGA顯像原理

            顯示器通過(guò)光柵掃描的方式,電子束在顯示屏幕上
          • 關(guān)鍵字: 接口  設(shè)計(jì)  VGA  Builder  FPGA  DSP  基于  

          基于SRAM工藝FPGA的保密性問(wèn)題

          • 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中,由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性,而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對(duì)FPGA器件進(jìn)行重配置,這就使得可以通過(guò)監(jiān)視配置
          • 關(guān)鍵字: 保密性  問(wèn)題  FPGA  工藝  SRAM  基于  

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)

          • 美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢(xún)委員會(huì)(簡(jiǎn)稱(chēng)CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn),標(biāo)準(zhǔn)使用了離散...
          • 關(guān)鍵字: 小波變換  FPGA  CCSDS圖像壓縮  

          軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇

          • ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì),使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇...
          • 關(guān)鍵字: FPGA  ASIC  DSP  軟件無(wú)線電  

          Modbus通信協(xié)議的FPGA實(shí)現(xiàn)

          • Modbus協(xié)議是一個(gè)應(yīng)用廣泛的工業(yè)現(xiàn)場(chǎng)總線協(xié)議,鑒于其簡(jiǎn)單、開(kāi)放、幀格式緊湊等優(yōu)點(diǎn),于2008年正式成為我國(guó)國(guó)家標(biāo)準(zhǔn)。介紹一種通過(guò)Cyclone系列FPGA實(shí)現(xiàn)Modbus RTU模式的方法,首先給出一個(gè)可以通用于Modbus主設(shè)備和從設(shè)備的協(xié)議接口單元,然后基于該接口設(shè)計(jì)了一個(gè)通用的Modbus從設(shè)備協(xié)處理器。實(shí)踐證明該方法能夠滿足工業(yè)環(huán)境的通訊要求,此外,該方法在其他FPGA上也具有一定通用性和推廣價(jià)值。
          • 關(guān)鍵字: 實(shí)現(xiàn)  FPGA  協(xié)議  通信  Modbus  功率模塊  

          Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

          •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。Stratix V FPGA采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲(chǔ)器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語(yǔ)音和數(shù)據(jù)。   Micron公司業(yè)務(wù)開(kāi)發(fā)高級(jí)經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲(chǔ)器專(zhuān)門(mén)設(shè)
          • 關(guān)鍵字: Altera  FPGA  Stratix  

          歐勝myZone技術(shù)為耳機(jī)和耳麥提供數(shù)字環(huán)境噪聲消除專(zhuān)用電路

          •   歐勝微電子有限公司今日宣布推出編號(hào)為WM2002的創(chuàng)新型立體聲耳機(jī)驅(qū)動(dòng)器,它是全球第一款可商業(yè)應(yīng)用的環(huán)境噪聲消除(ANC)特定用途集成電路(ASIC)。WM2002帶有歐勝革命性的myZone™數(shù)字環(huán)境噪音消除(ANC)技術(shù),它將確保全球電子制造商們?yōu)橄M(fèi)者提供高性?xún)r(jià)比的、針對(duì)主流市場(chǎng)的、帶噪音消除的耳機(jī)和耳麥。   WM2002采用獨(dú)有的前饋噪音消除技術(shù),可提供同類(lèi)最佳的數(shù)字ANC性能,最高的峰值主動(dòng)環(huán)境噪音消除可達(dá)30dB。通過(guò)聲學(xué)實(shí)現(xiàn)手段,WM2002可主動(dòng)消除頻率高達(dá)3.5K
          • 關(guān)鍵字: 歐勝微電子  ASIC  驅(qū)動(dòng)器  WM2002  

          ARM920T基于Linux平臺(tái)下的FPGA驅(qū)動(dòng)開(kāi)發(fā)

          • ARM920T基于Linux平臺(tái)下的FPGA驅(qū)動(dòng)開(kāi)發(fā),Linux操作系統(tǒng)的全稱(chēng)是GNU/Linux,它是由GNU工程和Linux內(nèi)核兩個(gè)部分共同組成的一個(gè)操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的,可以有效保護(hù)學(xué)習(xí)成果,因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。

            FPGA是英文Field
          • 關(guān)鍵字: 驅(qū)動(dòng)  開(kāi)發(fā)  FPGA  平臺(tái)  基于  Linux  ARM920T  

          基于FPGA的線性卷積的實(shí)時(shí)實(shí)現(xiàn)

          • 摘要:從實(shí)際工程應(yīng)用出發(fā),研究了在基于FPGA上快速傅里葉變換實(shí)現(xiàn)線性卷積的方法,并搭建了一個(gè)基于Altera的EP2S60硬件處理平臺(tái),利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時(shí)鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s,
            關(guān)鍵
          • 關(guān)鍵字: FPGA  線性卷積    

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)設(shè)計(jì)

          • 摘要:CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9/7整形離散小波變換為核心算法,該算法結(jié)構(gòu)簡(jiǎn)單,易于硬件設(shè)計(jì)實(shí)現(xiàn)。文中基于FPGA設(shè)計(jì)實(shí)現(xiàn)了9/7整數(shù)離散小波變換系統(tǒng),設(shè)計(jì)中使用內(nèi)部RAM存儲(chǔ)方式,減小了對(duì)存儲(chǔ)器的需求量,同
          • 關(guān)鍵字: FPGA  離散小  波變換  系統(tǒng)設(shè)計(jì)    
          共6772條 320/452 |‹ « 318 319 320 321 322 323 324 325 326 327 » ›|

          fpga-to-asic介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          FPGA-to-ASIC    樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473