色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

    

      

          


          
	
  	
          
	
          
		首頁(yè)　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會(huì)展　 
		EETV　 
		百科 　
		問(wèn)答　 
		電路圖　 
		工程師手冊(cè) 　
		Datasheet　
		100例 　
		活動(dòng)中心　 
		E周刊閱讀 　
		樣片申請(qǐng)
	
          




          
	EEPW首頁(yè) >> 
	主題列表 >> 
	hdl
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          Verilog HDL與C語(yǔ)言的區(qū)別與聯(lián)系詳解
          
                                                            
            
                    	
          • 數(shù)字電路設(shè)計(jì)工程師一般都學(xué)習(xí)過(guò)編程語(yǔ)言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語(yǔ)言而言，國(guó)內(nèi)外大多數(shù)學(xué)校都以C語(yǔ)言為標(biāo)準(zhǔn)，只有少部分學(xué)校使用Pascal  和Fortran。算法的描述和驗(yàn)證常用C語(yǔ)言來(lái)做。例如要
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  C語(yǔ)言  詳解                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL獨(dú)家程序設(shè)計(jì)經(jīng)驗(yàn)分享
          
                                                            
            
                    	
          • 對(duì)于Verilog HDL的初學(xué)者，經(jīng)常會(huì)對(duì)語(yǔ)法中的幾個(gè)容易混淆的地方產(chǎn)生困惑。下面列出幾個(gè)常見(jiàn)問(wèn)題和解決它們的小竅門(mén)。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  家  程序設(shè)計(jì)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)
          
                                                            
            
                    	
          • Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言，也是一種結(jié)構(gòu)描述的語(yǔ)言。也就是說(shuō)，既可以用電路的功能描述，也可以
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  基礎(chǔ)教程  程序                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          玩轉(zhuǎn)FPGA必備基礎(chǔ)
          
                                                            
            
                    	
          • 通過(guò)論壇里如火如荼的FPGA DIY活動(dòng)就能看出來(lái)FPGA必然是現(xiàn)今的技術(shù)熱點(diǎn)之一。無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò)上各種開(kāi)發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  HDL  Altera  Xilinx  DIY                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          U盤(pán)SoC的設(shè)計(jì)與實(shí)現(xiàn)
          
                                                            
                                        
            
                    	
          • 設(shè)計(jì)和實(shí)現(xiàn)了U盤(pán)SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過(guò)的CPU核、Nandflash、UDC_Control等模塊，模塊間通過(guò)總線進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語(yǔ)言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
            • 
                    	                        
          • 關(guān)鍵字：
                        U盤(pán)  片上系統(tǒng)  USB  Verilog HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用
          
                                                            
            
                    	
          • 摘要：本文主要介紹了在Cadence Board Design System上實(shí)現(xiàn)電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用的設(shè)計(jì)方法。
            關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

            隨著電路設(shè)計(jì)復(fù)雜程度的增加，設(shè)計(jì)
            • 
                    	                        
          • 關(guān)鍵字：
                        Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          8位無(wú)符號(hào)數(shù)乘法運(yùn)算HDL設(shè)計(jì)實(shí)例
          
                                                            
            
                    	
          • 原理分析         加減乘除是運(yùn)算的基礎(chǔ)，也是我們?cè)谛W(xué)課堂里的重點(diǎn)必修課。乘除運(yùn)算雖然對(duì)于我們今天來(lái)說(shuō)還是小菜一碟，讓計(jì)算機(jī)做起來(lái)也是九牛一毛不足掛齒，但是要真探究一下計(jì)算機(jī)是如何完乘除運(yùn)算的，可還真有
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  8位  符號(hào)  乘法運(yùn)算                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用
          
                                                            
            
                    	
          • 1 引言近30年來(lái)，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來(lái)了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f(shuō)
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  FPGA  CPLD  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL語(yǔ)言的32X8 FIFO設(shè)計(jì)
          
                                                            
            
                    	
          • 摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫(xiě)地址寄存器和雙體存儲(chǔ)器的交替讀、寫(xiě)機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫(xiě)的能力,完全基于Verilog HDL語(yǔ)言實(shí)現(xiàn)了電路功能
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  32X8  FIFO  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL語(yǔ)言的CAN總線控制器設(shè)計(jì)及驗(yàn)證
          
                                                            
            
                    	
          • 摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄...
            • 
                    	                        
          • 關(guān)鍵字：
                        CAN總線  控制器  FPGA  Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)
          
                                                            
            
                    	
          • 隨著數(shù)字時(shí)代的到來(lái)，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過(guò)程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  自動(dòng)  數(shù)據(jù)采集系統(tǒng)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
           基于Verilog HDL語(yǔ)言的CAN總線控制器設(shè)計(jì)及驗(yàn)證
          
                                                            
                                        
            
                    	
          • 摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件
            • 
                    	                        
          • 關(guān)鍵字：
                        控制器  設(shè)計(jì)  驗(yàn)證  總線  CAN  Verilog  HDL  語(yǔ)言  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品
          
                                                            
                                        
            
                    	
          • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語(yǔ)言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測(cè)試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
            • 
                    	                        
          • 關(guān)鍵字：
                        MathWorks  FPGA  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于XCR3032的大容量FLASH存儲(chǔ)器接口設(shè)計(jì)
          
                                                            
            
                    	
          • 摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來(lái)實(shí)現(xiàn)微控制器與大容量FLASH存儲(chǔ)器相接口的...
            • 
                    	                        
          • 關(guān)鍵字：
                        XCR3032  FLASH存儲(chǔ)器  K9K1G08U0M  Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          學(xué)習(xí)FPGA應(yīng)注意的問(wèn)題
          
                                                            
            
                    	
          • FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書(shū)，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。在語(yǔ)言方面，建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言，VHDL語(yǔ)言語(yǔ)法規(guī)范嚴(yán)格，調(diào)試起來(lái)很慢，Verilog語(yǔ)言容易上手，而且，一般大型企業(yè)都是用Verilog語(yǔ)言。

            • 
                    	                        
          • 關(guān)鍵字：
                        賽靈思  FPGA  HDL                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共97條
	5/7		|‹
			«
														1																2																3																4																5																6																7							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          hdl介紹
          
      			
          
		      	
          
		      			      			      	　HDL(Hardware Description Language)，是硬件描述語(yǔ)言。顧名思義，硬件描述語(yǔ)言就是指對(duì)硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語(yǔ)言。
　　主流的HDL分為VHDL和Verilog HDL。VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE- 1076（簡(jiǎn)稱		      	[ 查看詳細(xì) ]
		      			      	
          
    		
          
  		
          
  		  		  		  		
  		  		  		
  		  		  		
  		        		  		
  		  		
          
    		
          
      			
          
        			
          熱門(mén)主題
          
      			
          
      			
          
       	          						VHDL-CPLD   
										VHDL/VerilogHD   
										VHDL/CPLD   
										Active-HDL   
										VHDL.Programming   
										.Verilog.HDL.   
										Verilog-Hdl   
										(HDL)   
										X-HDL   
										Verylog-HDL   
										VHDL-AMS   
										樹(shù)莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會(huì)員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473